WIPO logo
Mobile | Deutsch | English | Español | 日本語 | 한국어 | Português | Русский | 中文 | العربية |
PATENTSCOPE

Recherche dans les collections de brevets nationales et internationales
World Intellectual Property Organization
Recherche
 
Options de navigation
 
Traduction
 
Options
 
Quoi de neuf
 
Connexion
 
Aide
 
Traduction automatique
1. (WO2009141857) DISPOSITIF DE MÉMOIRE NON-VOLATILE À CHANGEMENT DE RÉSISTANCE
Dernières données bibliographiques dont dispose le Bureau international   

N° de publication :    WO/2009/141857    N° de la demande internationale :    PCT/JP2008/003769
Date de publication : 26.11.2009 Date de dépôt international : 15.12.2008
CIB :
H01L 27/10 (2006.01), H01L 45/00 (2006.01), H01L 49/00 (2006.01)
Déposants : PANASONIC CORPORATION [JP/JP]; 1006, Oaza Kadoma, Kadoma-shi, Osaka, 5718501 (JP) (Tous Sauf US).
SHIMAKAWA, Kazuhiko; (US Seulement).
KANZAWA, Yoshihiko; (US Seulement).
MITANI, Satoru; (US Seulement).
MURAOKA, Shunsaku; (US Seulement)
Inventeurs : SHIMAKAWA, Kazuhiko; .
KANZAWA, Yoshihiko; .
MITANI, Satoru; .
MURAOKA, Shunsaku;
Mandataire : NII, Hiromori; c/o NII Patent Firm, 6F, Tanaka Ito Pia Shin-Osaka Bldg., 3-10, Nishi Nakajima 5-chome, Yodogawa-ku, Osaka-city, Osaka, 5320011 (JP)
Données relatives à la priorité :
2008-134815 22.05.2008 JP
Titre (EN) RESISTANCE CHANGE NONVOLATILE MEMORY DEVICE
(FR) DISPOSITIF DE MÉMOIRE NON-VOLATILE À CHANGEMENT DE RÉSISTANCE
(JA) 抵抗変化型不揮発性記憶装置
Abrégé : front page image
(EN)Provided is a resistance change nonvolatile memory device which enables the optimization of the size of a transistor of a memory cell. The resistance change nonvolatile memory device comprises a memory cell (300) constituted by connecting in series a resistance change element (309) including a lower electrode (309a), an upper electrode (309c), and a resistance change layer (309b) which reversibly changes according to electrical signals of different polarities applied between both the electrodes, and a transistor (317) including a semiconductor substrate (301) and two N-type diffusion layer regions (302a, 302b). The resistance change layer (309b) contains an oxygen-deficient oxide of transition metal, the lower electrode (309a) and the upper electrode (309c) are formed of materials composed of different elements, the standard electrode potential V1 of the lower electrode (309a), the standard electrode potential V2 of the upper electrode (309c), and the standard electrode potential Vt of the transition metal satisfy the relations of Vt2 and V12, and the lower electrode (309a) and the N-type diffusion layer region (302b) are connected.
(FR)La présente invention concerne un dispositif de mémoire non-volatile à changement de résistance permettant une optimisation des dimensions d'un transistor de cellule de mémoire. Le dispositif de mémoire non-volatile à changement de résistance comprend une cellule de mémoire (300) réalisée par montage en série d'un élément à changement de résistance (309) et d'un transistor (317). L'élément à changement de résistance (309) est constitué d'une électrode inférieure (309a), d'une électrode supérieure (309), et d'une couche à changement de résistance (309b) qui change de façon réversible en fonction de signaux électriques de différentes polarités appliquées aux deux électrodes. Le transistor (317) est constitué d'un substrat semi-conducteur (301) et de deux régions de couches de diffusion de type N (302a, 302b). La couche à changement de résistance (309b) contient un oxyde de métal de transition déficitaire en oxygène. L'électrode inférieure (309a) et l'électrode supérieure (309c) sont faites en matières composées de différents éléments. Le potentiel d'électrode standard V1 de l'électrode inférieure (309a), le potentiel d'électrode standard V2 de l'électrode supérieure (309c), et le potentiel d'électrode standard Vt du métal de transition sont tels que Vt2 et V12. Enfin, l'électrode inférieure (309a) et la région de la couche de diffusion de type N (302b) sont connectées.
(JA)メモリセルのトランジスタのサイズを最適化可能とした抵抗変化型不揮発性記憶装置を提供する。 下部電極(309a)と上部電極(309c)と両電極間に与えられる極性の異なる電気的信号に基づいて可逆的に変化する抵抗変化層(309b)とからなる抵抗変化素子(309)と、半導体基板(301)と2つのN型拡散層領域(302a、302b)とからなるトランジスタ(317)とを直列に接続してなるメモリセル(300)を備え、抵抗変化層(309b)は酸素不足型の遷移金属の酸化物を含み、下部電極(309a)と上部電極(309c)は、異なる元素からなる材料によって構成され、下部電極(309a)の標準電極電位V1と上部電極(309c)の標準電極電位V2と前記遷移金属の標準電極電位VtとがVt<V2かつV1<V2なる関係を満足し、下部電極(309a)とN型拡散層領域(302b)とが接続されている。
États désignés : AE, AG, AL, AM, AO, AT, AU, AZ, BA, BB, BG, BH, BR, BW, BY, BZ, CA, CH, CN, CO, CR, CU, CZ, DE, DK, DM, DO, DZ, EC, EE, EG, ES, FI, GB, GD, GE, GH, GM, GT, HN, HR, HU, ID, IL, IN, IS, JP, KE, KG, KM, KN, KP, KR, KZ, LA, LC, LK, LR, LS, LT, LU, LY, MA, MD, ME, MG, MK, MN, MW, MX, MY, MZ, NA, NG, NI, NO, NZ, OM, PG, PH, PL, PT, RO, RS, RU, SC, SD, SE, SG, SK, SL, SM, ST, SV, SY, TJ, TM, TN, TR, TT, TZ, UA, UG, US, UZ, VC, VN, ZA, ZM, ZW.
Organisation régionale africaine de la propriété intellectuelle (ARIPO) (BW, GH, GM, KE, LS, MW, MZ, NA, SD, SL, SZ, TZ, UG, ZM, ZW)
Office eurasien des brevets (OEAB) (AM, AZ, BY, KG, KZ, MD, RU, TJ, TM)
Office européen des brevets (OEB) (AT, BE, BG, CH, CY, CZ, DE, DK, EE, ES, FI, FR, GB, GR, HR, HU, IE, IS, IT, LT, LU, LV, MC, MT, NL, NO, PL, PT, RO, SE, SI, SK, TR)
Organisation africaine de la propriété intellectuelle (OAPI) (BF, BJ, CF, CG, CI, CM, GA, GN, GQ, GW, ML, MR, NE, SN, TD, TG).
Langue de publication : japonais (JA)
Langue de dépôt : japonais (JA)