WIPO logo
Mobile | Deutsch | English | Español | 日本語 | 한국어 | Português | Русский | 中文 | العربية |
PATENTSCOPE

Recherche dans les collections de brevets nationales et internationales
World Intellectual Property Organization
Recherche
 
Options de navigation
 
Traduction
 
Options
 
Quoi de neuf
 
Connexion
 
Aide
 
Traduction automatique
1. (WO2009140340) PROCÉDÉ DE FABRICATION DE PUCE DE DISPOSITIF MICROFLUIDIQUE ET PUCES FORMÉES AINSI
Dernières données bibliographiques dont dispose le Bureau international   

N° de publication :    WO/2009/140340    N° de la demande internationale :    PCT/US2009/043720
Date de publication : 19.11.2009 Date de dépôt international : 13.05.2009
CIB :
B81C 1/00 (2006.01), H01L 23/12 (2006.01), H01L 21/02 (2006.01)
Déposants : INTEGRATED SENSING SYSTEMS, INC. [US/US]; 391 Airport Industrial Drive Ypsilanti, MI 48198 (US) (Tous Sauf US).
SPARKS, Douglas, Ray [US/US]; (US) (US Seulement)
Inventeurs : SPARKS, Douglas, Ray; (US)
Mandataire : HARTMAN & HARTMAN, P.C.; 552 E. 700 N. Valparaiso, IN 46383 (US)
Données relatives à la priorité :
61/127,303 13.05.2008 US
12/464,426 12.05.2009 US
Titre (EN) PROCESS OF FABRICATING MICROFLUIDIC DEVICE CHIPS AND CHIPS FORMED THEREBY
(FR) PROCÉDÉ DE FABRICATION DE PUCE DE DISPOSITIF MICROFLUIDIQUE ET PUCES FORMÉES AINSI
Abrégé : front page image
(EN)A process for fabricating multiple microfluidic device chips (50). The process includes fabricating multiple micromachined tubes (52) in a semiconductor device wafer (12). The tubes (52) are fabricated so that each tube (52) has an internal fluidic passage (16) and an inlet and outlet (18) thereto defined in a surface of the device wafer (12). The device wafer (12) is then bonded to a glass wafer (14) to form a device wafer stack (10), and so that through-holes (24) in the glass wafer (14) are individually fluidically coupled with the inlets and outlets (18) of the tubes (52). The glass wafer (14) is then bonded to a metallic wafer (26) to form a package wafer stack, so that through-holes (30) in the metallic wafer (26) are individually fluidically coupled with the through-holes (24) of the glass wafer (14). Multiple microfluidic device chips (50) are then singulated from the package wafer stack. Each device chip (50) has a continuous flow path for a fluid therethrough that is preferably free of organic materials.
(FR)L’invention concerne un procédé de fabrication de multiples puces de dispositif microfluidique (50). Le procédé comprend la fabrication de multiples tubes micro-usinés (52) dans une tranche de dispositif semi-conducteur (12). Les tubes (52) sont fabriqués de sorte que chaque tube (52) ait un passage fluidique interne (16) et une entrée et une sortie (18) vers celui-ci définies dans une surface de la tranche de dispositif (12). La tranche de dispositif (12) est ensuite collée sur une tranche de verre (14) pour former un empilement de tranches de dispositif (10), et de sorte que des trous traversants (24) dans la tranche de verre (14) soient individuellement et fluidiquement couplés aux sorties et entrées (18) des tubes (52). La tranche de verre (14) est ensuite collée sur une tranche métallique (26) pour former un empilement de tranches de boîtier, de sorte que des trous traversants (30) dans la tranche métallique (26) soient individuellement et fluidiquement couplés aux trous traversants (24) de la tranche de verre (14). De multiples puces de dispositif microfluidique (50) sont ensuite séparées de l’empilement de tranches de boîtier. Chaque puce de dispositif (50) a un chemin d’écoulement continu pour un fluide qui est de préférence dépourvu de matières organiques.
États désignés : AE, AG, AL, AM, AO, AT, AU, AZ, BA, BB, BG, BH, BR, BW, BY, BZ, CA, CH, CN, CO, CR, CU, CZ, DE, DK, DM, DO, DZ, EC, EE, EG, ES, FI, GB, GD, GE, GH, GM, GT, HN, HR, HU, ID, IL, IN, IS, JP, KE, KG, KM, KN, KP, KR, KZ, LA, LC, LK, LR, LS, LT, LU, LY, MA, MD, ME, MG, MK, MN, MW, MX, MY, MZ, NA, NG, NI, NO, NZ, OM, PG, PH, PL, PT, RO, RS, RU, SC, SD, SE, SG, SK, SL, SM, ST, SV, SY, TJ, TM, TN, TR, TT, TZ, UA, UG, US, UZ, VC, VN, ZA, ZM, ZW.
Organisation régionale africaine de la propriété intellectuelle (ARIPO) (BW, GH, GM, KE, LS, MW, MZ, NA, SD, SL, SZ, TZ, UG, ZM, ZW)
Office eurasien des brevets (OEAB) (AM, AZ, BY, KG, KZ, MD, RU, TJ, TM)
Office européen des brevets (OEB) (AT, BE, BG, CH, CY, CZ, DE, DK, EE, ES, FI, FR, GB, GR, HR, HU, IE, IS, IT, LT, LU, LV, MC, MK, MT, NL, NO, PL, PT, RO, SE, SI, SK, TR)
Organisation africaine de la propriété intellectuelle (OAPI) (BF, BJ, CF, CG, CI, CM, GA, GN, GQ, GW, ML, MR, NE, SN, TD, TG).
Langue de publication : anglais (EN)
Langue de dépôt : anglais (EN)