WIPO logo
Mobile | Deutsch | English | Español | 日本語 | 한국어 | Português | Русский | 中文 | العربية |
PATENTSCOPE

Recherche dans les collections de brevets nationales et internationales
World Intellectual Property Organization
Recherche
 
Options de navigation
 
Traduction
 
Options
 
Quoi de neuf
 
Connexion
 
Aide
 
Traduction automatique
1. (WO2009139509) PROCÉDÉ DE COMPENSATION DE GIGUE DUE À UNE VARIATION DANS L'ALIMENTATION ÉLECTRIQUE ET OSCILLATEUR À COMMANDE NUMÉRIQUE POUR LA MISE EN OEUVRE DUDIT PROCÉDÉ
Dernières données bibliographiques dont dispose le Bureau international   

N° de publication :    WO/2009/139509    N° de la demande internationale :    PCT/KR2008/002661
Date de publication : 19.11.2009 Date de dépôt international : 14.05.2008
CIB :
H03L 7/093 (2006.01)
Déposants : SNU INDUSTRY FOUNDATION [KR/KR]; San 4-2 Bongcheon-dong, Gwanak-gu Seoul 151-818 (KR) (Tous Sauf US).
JEONG, Deog Kyoon [KR/KR]; (KR) (US Seulement).
MOON, Byoung-mo [KR/KR]; (KR) (US Seulement).
LIM, Dong-hyuk [KR/KR]; (KR) (US Seulement)
Inventeurs : JEONG, Deog Kyoon; (KR).
MOON, Byoung-mo; (KR).
LIM, Dong-hyuk; (KR)
Mandataire : WON, Tae young; #1905 Sung-ji HeightsIII, Yeoksam-dong, Gangnam-gu, Seoul 135-717 (KR)
Données relatives à la priorité :
Titre (EN) METHOD OF COMPENSATING JITTERS DUE TO POWER SUPPLY VARIATION AND DIGITALLY CONTROLLED OSCILLATOR IMPLEMENTED THEREOF
(FR) PROCÉDÉ DE COMPENSATION DE GIGUE DUE À UNE VARIATION DANS L'ALIMENTATION ÉLECTRIQUE ET OSCILLATEUR À COMMANDE NUMÉRIQUE POUR LA MISE EN OEUVRE DUDIT PROCÉDÉ
Abrégé : front page image
(EN)The present invention constitutes a pseudo-differential pair and constitutes latch in a PMOS and NMOS to symmetrically compensate for the fluctuation in power supply on both rising and falling edge sides, thereby minimizing propagation delay jitter. The present invention has two nodes on both sides of a delay line for a coarse tuning and constitutes a block for a fine tuning, thereby providing a method for compensating for strength of a feedback latch of a delay cell corresponding to the fluctuation in power supply. The present invention increases driving force of the PMOS, when VDD is increased, and then the output voltage is increased to that extent so that the increased output voltage allows the NMOS latch to be strongly closed to generate a time delay to that extent in inverting a previous state, making it possible to make the entire propagation delay to be constant. As a result, even though the power supply is slightly fluctuated, a clock having a predetermined frequency can be oscillated without jitter noise
(FR)La présente invention concerne une paire pseudo-différentielle et un verrou dans un PMOS et un NMOS pour la compensation symétrique de la fluctuation dans l'alimentation électrique tant du côté du front montant que du front descendant, réduisant ainsi à un minimum la gigue de temps de propagation. La présente invention comporte deux nœuds des deux côtés d'une ligne à retard pour un accord approximatif et concerne un bloc pour un accord précis, fournissant ainsi un procédé permettant de compenser l'intensité d'un verrou de rétroaction d'une cellule à retard correspondant à la fluctuation dans l'alimentation électrique. La présente invention accroît la force d'entraînement du PMOS, lorsque la tension VDD est augmentée, et ensuite la tension de sortie est augmentée à un point tel que la tension de sortie accrue permet la fermeture solide du verrou NMOS pour générer un retard permettant l'inversion d'un état précédent, et par conséquent de rendre constante la totalité du temps de propagation. Par conséquent, même dans le cas d'une fluctuation légère dans l'alimentation électrique, l'oscillation d'une horloge ayant une fréquence prédéfinie peut être effectuée sans bruit de gigue.
États désignés : AE, AG, AL, AM, AO, AT, AU, AZ, BA, BB, BG, BH, BR, BW, BY, BZ, CA, CH, CN, CO, CR, CU, CZ, DE, DK, DM, DO, DZ, EC, EE, EG, ES, FI, GB, GD, GE, GH, GM, GT, HN, HR, HU, ID, IL, IN, IS, JP, KE, KG, KM, KN, KP, KR, KZ, LA, LC, LK, LR, LS, LT, LU, LY, MA, MD, ME, MG, MK, MN, MW, MX, MY, MZ, NA, NG, NI, NO, NZ, OM, PG, PH, PL, PT, RO, RS, RU, SC, SD, SE, SG, SK, SL, SM, SV, SY, TJ, TM, TN, TR, TT, TZ, UA, UG, US, UZ, VC, VN, ZA, ZM, ZW.
Organisation régionale africaine de la propriété intellectuelle (ARIPO) (BW, GH, GM, KE, LS, MW, MZ, NA, SD, SL, SZ, TZ, UG, ZM, ZW)
Office eurasien des brevets (OEAB) (AM, AZ, BY, KG, KZ, MD, RU, TJ, TM)
Office européen des brevets (OEB) (AT, BE, BG, CH, CY, CZ, DE, DK, EE, ES, FI, FR, GB, GR, HR, HU, IE, IS, IT, LT, LU, LV, MC, MT, NL, NO, PL, PT, RO, SE, SI, SK, TR)
Organisation africaine de la propriété intellectuelle (OAPI) (BF, BJ, CF, CG, CI, CM, GA, GN, GQ, GW, ML, MR, NE, SN, TD, TG).
Langue de publication : anglais (EN)
Langue de dépôt : coréen (KO)