WIPO logo
Mobile | Deutsch | English | Español | 日本語 | 한국어 | Português | Русский | 中文 | العربية |
PATENTSCOPE

Recherche dans les collections de brevets nationales et internationales
World Intellectual Property Organization
Recherche
 
Options de navigation
 
Traduction
 
Options
 
Quoi de neuf
 
Connexion
 
Aide
 
Traduction automatique
1. (WO2009138490) CONFIGURATION PARAMÉTRÉE POUR UN DISPOSITIF À LOGIQUE PROGRAMMABLE
Dernières données bibliographiques dont dispose le Bureau international   

N° de publication :    WO/2009/138490    N° de la demande internationale :    PCT/EP2009/055918
Date de publication : 19.11.2009 Date de dépôt international : 15.05.2009
CIB :
G06F 17/50 (2006.01)
Déposants : UNIVERSITEIT GENT [BE/BE]; Sint-Pietersnieuwstraat 25 B-9000 Gent (BE) (Tous Sauf US).
BRUNEEL, Karel [BE/BE]; (BE) (US Seulement)
Inventeurs : BRUNEEL, Karel; (BE)
Mandataire : WAUTERS, Davy; (BE)
Données relatives à la priorité :
08156323.1 15.05.2008 EP
Titre (EN) PARAMETERIZED CONFIGURATION FOR A PROGRAMMABLE LOGIC DEVICE
(FR) CONFIGURATION PARAMÉTRÉE POUR UN DISPOSITIF À LOGIQUE PROGRAMMABLE
Abrégé : front page image
(EN)The invention relates to a method and a tool for generating a parameterized configuration for a Field Programmable Gate Array from a Boolean function, the Boolean function comprising at least one parameter argument, comprising the steps generating at least one tunable logic block from the Boolean function and from at least one parameter argument, and mapping the at least one tunable logic block to the Field Programmable Gate Array. This is advantageous since a parameterized configuration can be generated faster than with conventional tools.
(FR)L'invention concerne un procédé et un outil de génération d'une configuration paramétrée pour un réseau FPGA (réseau prédiffusé programmable par l'utilisateur) à partir d'une fonction booléenne, la fonction booléenne comprenant au moins un argument de paramètre, comprenant les opérations de génération d'au moins un bloc logique réglable à partir de la fonction booléenne et à partir d'au moins un argument de paramètre, et la mise en correspondance du ou des blocs logiques réglables avec le réseau FPGA. Ceci est avantageux dans la mesure où une configuration paramétrée peut ainsi être générée plus rapidement qu'avec des outils classiques.
États désignés : AE, AG, AL, AM, AO, AT, AU, AZ, BA, BB, BG, BH, BR, BW, BY, BZ, CA, CH, CN, CO, CR, CU, CZ, DE, DK, DM, DO, DZ, EC, EE, EG, ES, FI, GB, GD, GE, GH, GM, GT, HN, HR, HU, ID, IL, IN, IS, JP, KE, KG, KM, KN, KP, KR, KZ, LA, LC, LK, LR, LS, LT, LU, LY, MA, MD, ME, MG, MK, MN, MW, MX, MY, MZ, NA, NG, NI, NO, NZ, OM, PG, PH, PL, PT, RO, RS, RU, SC, SD, SE, SG, SK, SL, SM, ST, SV, SY, TJ, TM, TN, TR, TT, TZ, UA, UG, US, UZ, VC, VN, ZA, ZM, ZW.
Organisation régionale africaine de la propriété intellectuelle (ARIPO) (BW, GH, GM, KE, LS, MW, MZ, NA, SD, SL, SZ, TZ, UG, ZM, ZW)
Office eurasien des brevets (OEAB) (AM, AZ, BY, KG, KZ, MD, RU, TJ, TM)
Office européen des brevets (OEB) (AT, BE, BG, CH, CY, CZ, DE, DK, EE, ES, FI, FR, GB, GR, HR, HU, IE, IS, IT, LT, LU, LV, MC, MK, MT, NL, NO, PL, PT, RO, SE, SI, SK, TR)
Organisation africaine de la propriété intellectuelle (OAPI) (BF, BJ, CF, CG, CI, CM, GA, GN, GQ, GW, ML, MR, NE, SN, TD, TG).
Langue de publication : anglais (EN)
Langue de dépôt : anglais (EN)