WIPO logo
Mobile | Deutsch | English | Español | 日本語 | 한국어 | Português | Русский | 中文 | العربية |
PATENTSCOPE

Recherche dans les collections de brevets nationales et internationales
World Intellectual Property Organization
Recherche
 
Options de navigation
 
Traduction
 
Options
 
Quoi de neuf
 
Connexion
 
Aide
 
Traduction automatique
1. (WO2009116214) CIRCUIT DE COMMANDE DE PANNEAU D'AFFICHAGE, DISPOSITIF D'AFFICHAGE À CRISTAUX LIQUIDES, REGISTRE DE DÉCALAGE, PANNEAU À CRISTAUX LIQUIDES ET PROCÉDÉ DE COMMANDE DE DISPOSITIF D'AFFICHAGE
Dernières données bibliographiques dont dispose le Bureau international   

N° de publication :    WO/2009/116214    N° de la demande internationale :    PCT/JP2008/072931
Date de publication : 24.09.2009 Date de dépôt international : 17.12.2008
CIB :
G09G 3/36 (2006.01), G02F 1/133 (2006.01), G09G 3/20 (2006.01)
Déposants : SHARP KABUSHIKI KAISHA [JP/JP]; 22-22, Nagaike-cho, Abeno-ku, Osaka-shi, Osaka, 5458522 (JP) (Tous Sauf US).
MIZUNAGA, Takayuki; (US Seulement).
MORII, Hideki; (US Seulement).
IWAMOTO, Akihisa; (US Seulement).
HIROKANE, Masahiro; (US Seulement).
OHTA, Yuuki; (US Seulement)
Inventeurs : MIZUNAGA, Takayuki; .
MORII, Hideki; .
IWAMOTO, Akihisa; .
HIROKANE, Masahiro; .
OHTA, Yuuki;
Mandataire : HARAKENZO WORLD PATENT & TRADEMARK; Daiwa Minamimorimachi Building, 2-6, Tenjinbashi 2-chome, Kita, Kita-ku, Osaka-shi, Osaka 5300041 (JP)
Données relatives à la priorité :
2008-072420 19.03.2008 JP
Titre (EN) DISPLAY PANEL DRIVING CIRCUIT, LIQUID CRYSTAL DISPLAY DEVICE, SHIFT REGISTER, LIQUID CRYSTAL PANEL, AND DISPLAY DEVICE DRIVING METHOD
(FR) CIRCUIT DE COMMANDE DE PANNEAU D'AFFICHAGE, DISPOSITIF D'AFFICHAGE À CRISTAUX LIQUIDES, REGISTRE DE DÉCALAGE, PANNEAU À CRISTAUX LIQUIDES ET PROCÉDÉ DE COMMANDE DE DISPOSITIF D'AFFICHAGE
(JA) 表示パネル駆動回路、液晶表示装置、シフトレジスタ、液晶パネル、表示装置の駆動方法
Abrégé : front page image
(EN)Disclosed is a display panel driving circuit comprising a shift register, with which unit circuits for generating signal line selecting signals (G1 to Gm) are stepwise connected, for outputting pulses formed of the signal line selecting signals (G1 to Gm), sequentially from an initial stage to a final stage. To each of the unit circuits, there are inputted clock signals (CK1 and CK2), either a gate start pulse signal (GSP) generated on the basis of a synchronizing signal (VSYNC) from the outside of the display panel driving circuit or the signal line selecting signals (G1 to Gm) generated at another stage, and a clear signal (CLR). The clear signal (CLR) is activated, in the case where the synchronizing signal (VSYNC) is abnormal, and no pulse is subsequently outputted from the shift register till the start of the next vertical scanning period. The constitution thus made can realize the display panel driving circuit which can suppress the display disturbance or the increase of the load on a power source in the case where the synchronizing signal (VSYNC) becomes abnormal.
(FR)L'invention porte sur un circuit de commande de panneau d'affichage comprenant un registre de décalage, avec lequel des circuits unitaires pour générer des signaux de sélection de ligne de signal (G1 à Gm) sont connectés par étapes, pour émettre des impulsions formées des signaux de sélection de ligne de signal (G1 à Gm), en séquence d'une étape initiale à une étape finale. Pour chacun des circuits unitaires, il y a des signaux d'horloge entrés (CK1 et CK2), soit un signal d'impulsion de démarrage de grille (GSP) généré sur la base d'un signal de synchronisation (VSYNC) à partir de l'extérieur du circuit de commande de panneau d'affichage, soit les signaux de sélection de ligne de signal (G1 à Gm) générés à une autre étape, et un signal de libération (CLR). Le signal de libération (CLR) est activé, dans le cas où le signal de synchronisation (VSYNC) est anormal, et aucune impulsion n'est émise ultérieurement à partir du registre de décalage jusqu'au démarrage de la prochaine période de balayage vertical. La structure ainsi réalisée permet d'obtenir un circuit de commande de panneau d'affichage qui peut supprimer la perturbation d'affichage ou l'augmentation de la charge sur une source d'alimentation dans le cas où le signal de synchronisation (VSYNC) devient anormal.
(JA) 信号線選択信号(G1~Gm)を生成する単位回路が段状に接続されてなるとともに、前記信号線選択信号(G1~Gm)から形成されるパルスが初段から順に最終段まで出力されるシフトレジスタを備えた表示パネル駆動回路であって、前記各単位回路には、クロック信号(CK1・CK2)と、前記表示パネル駆動回路外からの同期信号(VSYNC)に基づいて生成されたゲートスタートパルス信号(GSP)あるいは他段で生成された前記信号線選択信号(G1~Gm)と、クリア信号(CLR)とが入力され、該クリア信号(CLR)は前記同期信号(VSYNC)に異常があればアクティブとされ、それ以後次の垂直走査期間の開始時まで前記シフトレジスタからパルスが出力されない。上記構成によれば、前記同期信号(VSYNC)に異常が生じた場合の表示乱れや電源への負荷増大を抑制しうる表示パネル駆動回路を実現することができる。
États désignés : AE, AG, AL, AM, AO, AT, AU, AZ, BA, BB, BG, BH, BR, BW, BY, BZ, CA, CH, CN, CO, CR, CU, CZ, DE, DK, DM, DO, DZ, EC, EE, EG, ES, FI, GB, GD, GE, GH, GM, GT, HN, HR, HU, ID, IL, IN, IS, JP, KE, KG, KM, KN, KP, KR, KZ, LA, LC, LK, LR, LS, LT, LU, LY, MA, MD, ME, MG, MK, MN, MW, MX, MY, MZ, NA, NG, NI, NO, NZ, OM, PG, PH, PL, PT, RO, RS, RU, SC, SD, SE, SG, SK, SL, SM, ST, SV, SY, TJ, TM, TN, TR, TT, TZ, UA, UG, US, UZ, VC, VN, ZA, ZM, ZW.
Organisation régionale africaine de la propriété intellectuelle (ARIPO) (BW, GH, GM, KE, LS, MW, MZ, NA, SD, SL, SZ, TZ, UG, ZM, ZW)
Office eurasien des brevets (OEAB) (AM, AZ, BY, KG, KZ, MD, RU, TJ, TM)
Office européen des brevets (OEB) (AT, BE, BG, CH, CY, CZ, DE, DK, EE, ES, FI, FR, GB, GR, HR, HU, IE, IS, IT, LT, LU, LV, MC, MT, NL, NO, PL, PT, RO, SE, SI, SK, TR)
Organisation africaine de la propriété intellectuelle (OAPI) (BF, BJ, CF, CG, CI, CM, GA, GN, GQ, GW, ML, MR, NE, SN, TD, TG).
Langue de publication : japonais (JA)
Langue de dépôt : japonais (JA)