WIPO logo
Mobile | Deutsch | English | Español | 日本語 | 한국어 | Português | Русский | 中文 | العربية |
PATENTSCOPE

Recherche dans les collections de brevets nationales et internationales
World Intellectual Property Organization
Recherche
 
Options de navigation
 
Traduction
 
Options
 
Quoi de neuf
 
Connexion
 
Aide
 
Traduction automatique
1. (WO2009114680) CONFIGURATION DE TRANSISTOR À COUPLAGE CROISÉ DANS ARCHITECTURE DE CONFIGURATION DE NIVEAU DE GRILLE RESTREINTE
Dernières données bibliographiques dont dispose le Bureau international   

N° de publication :    WO/2009/114680    N° de la demande internationale :    PCT/US2009/036937
Date de publication : 17.09.2009 Date de dépôt international : 12.03.2009
Demande présentée en vertu du Chapitre 2 :    13.11.2009    
CIB :
H01L 27/105 (2006.01), H01L 27/11 (2006.01), H01L 21/336 (2006.01), H01L 29/78 (2006.01)
Déposants : TELA INNOVATIONS, INC. [US/US]; 655 Campbell Technology Pkwy Suite 150 Campbell, CA 95008 (US) (Tous Sauf US).
BECKER, Scott, T. [US/US]; (US) (US Seulement)
Inventeurs : BECKER, Scott, T.; (US)
Mandataire : WRIGHT, Kenneth, D.; Martine Penilla Gencarella, LLP 710 Lakeway Drive Suite 200 Sunnyvale, CA 94085 (US)
Données relatives à la priorité :
61/042,709 04.04.2008 US
61/036,460 13.03.2008 US
61/050,136 02.05.2008 US
61/045,953 17.04.2008 US
12/402,465 11.03.2009 US
Titre (EN) CROSS-COUPLED TRANSISTOR LAYOUTS IN RESTRICTED GATE LEVEL LAYOUT ARCHITECTURE
(FR) CONFIGURATION DE TRANSISTOR À COUPLAGE CROISÉ DANS ARCHITECTURE DE CONFIGURATION DE NIVEAU DE GRILLE RESTREINTE
Abrégé : front page image
(EN)A first P channel transistor and a first N channel transistor are defined by first and second gate electrodes, respectively. The second gate electrode is electrically connected to the first gate electrode. A second P channel transistor and a second N channel transistor are defined by third and fourth gate electrodes, respectively. The fourth gate electrode is electrically connected to the third gate electrode. Each of the first P channel transistor, first N channel transistor, second P channel transistor, and second N channel transistor has a respective diffusion terminal electrically connected to a common node. Each of the first, second, third, and fourth gate electrodes is defined to extend along any of a number of parallel oriented gate electrode tracks without physically contacting a gate level feature defined within any gate level feature layout channel associated with a gate electrode track adjacent thereto.
(FR)L’invention concerne un premier transistor à canal P et un premier transistor à canal N définis par des première et deuxième électrodes de grille, respectivement. La deuxième électrode de grille est connectée électriquement à la première électrode de grille. Un deuxième transistor à canal P et un deuxième transistor à canal N sont définis par des troisième et quatrième électrodes de grille, respectivement. La quatrième électrode de grille est connectée électriquement à la troisième électrode de grille. Chaque élément parmi le premier transistor à canal P, le premier transistor à canal N, le deuxième transistor à canal P et le deuxième transistor à canal N comporte une borne de diffusion respective connectée électriquement à un nœud commun. Chaque élément parmi les première, deuxième, troisième et quatrième électrodes de grille est défini pour prolonger l’une quelconque d’un nombre de pistes d’électrode de grille orientées parallèlement sans venir en contact physique avec une particularité de niveau de grille définie dans tout canal de configuration de particularité de niveau de grille associé à une piste d’électrode de grille qui lui est adjacente.
États désignés : AE, AG, AL, AM, AO, AT, AU, AZ, BA, BB, BG, BH, BR, BW, BY, BZ, CA, CH, CN, CO, CR, CU, CZ, DE, DK, DM, DO, DZ, EC, EE, EG, ES, FI, GB, GD, GE, GH, GM, GT, HN, HR, HU, ID, IL, IN, IS, JP, KE, KG, KM, KN, KP, KR, KZ, LA, LC, LK, LR, LS, LT, LU, LY, MA, MD, ME, MG, MK, MN, MW, MX, MY, MZ, NA, NG, NI, NO, NZ, OM, PG, PH, PL, PT, RO, RS, RU, SC, SD, SE, SG, SK, SL, SM, ST, SV, SY, TJ, TM, TN, TR, TT, TZ, UA, UG, US, UZ, VC, VN, ZA, ZM, ZW.
Organisation régionale africaine de la propriété intellectuelle (ARIPO) (BW, GH, GM, KE, LS, MW, MZ, NA, SD, SL, SZ, TZ, UG, ZM, ZW)
Office eurasien des brevets (OEAB) (AM, AZ, BY, KG, KZ, MD, RU, TJ, TM)
Office européen des brevets (OEB) (AT, BE, BG, CH, CY, CZ, DE, DK, EE, ES, FI, FR, GB, GR, HR, HU, IE, IS, IT, LT, LU, LV, MC, MK, MT, NL, NO, PL, PT, RO, SE, SI, SK, TR)
Organisation africaine de la propriété intellectuelle (OAPI) (BF, BJ, CF, CG, CI, CM, GA, GN, GQ, GW, ML, MR, NE, SN, TD, TG).
Langue de publication : anglais (EN)
Langue de dépôt : anglais (EN)