WIPO logo
Mobile | Deutsch | English | Español | 日本語 | 한국어 | Português | Русский | 中文 | العربية |
PATENTSCOPE

Recherche dans les collections de brevets nationales et internationales
World Intellectual Property Organization
Recherche
 
Options de navigation
 
Traduction
 
Options
 
Quoi de neuf
 
Connexion
 
Aide
 
Traduction automatique
1. (WO2009114392) BOÎTIER DE PUCE SEMI-CONDUCTRICE INCLUANT UNE PUCE RETOURNÉE INTÉGRÉE
Dernières données bibliographiques dont dispose le Bureau international   

N° de publication :    WO/2009/114392    N° de la demande internationale :    PCT/US2009/036226
Date de publication : 17.09.2009 Date de dépôt international : 05.03.2009
CIB :
H01L 23/48 (2006.01), H01L 23/495 (2006.01), H01L 23/62 (2006.01)
Déposants : FAIRCHILD SEMICONDUCTOR CORPORATION [US/US]; 82 Running Hill Rd., MS 35-4E South Portland, Maine 04106 (US) (Tous Sauf US).
LIU, Yong [US/US]; (US) (US Seulement).
JU, Jeff [CN/US]; (US) (US Seulement).
YUAN, Zhongfa [CN/CN]; (CN) (US Seulement).
LUO, Roger [CN/CN]; (CN) (US Seulement)
Inventeurs : LIU, Yong; (US).
JU, Jeff; (US).
YUAN, Zhongfa; (CN).
LUO, Roger; (CN)
Mandataire : JEWIK, Patrick R.; (US)
Données relatives à la priorité :
12/047,028 12.03.2008 US
Titre (EN) SEMICONDUCTOR DIE PACKAGE INCLUDING EMBEDDED FLIP CHIP
(FR) BOÎTIER DE PUCE SEMI-CONDUCTRICE INCLUANT UNE PUCE RETOURNÉE INTÉGRÉE
Abrégé : front page image
(EN)A semiconductor die package. The semiconductor die package includes a leadframe structure, a first semiconductor die comprising a first surface attached to a first side of the leadframe structure, and a second semiconductor die attached to a second side of the leadframe structure. The second semiconductor die comprises an integrated circuit die. A housing material is formed over at least a portion of the leadframe structure, the first semiconductor die, and the second semiconductor die. An exterior surface of the molding material is substantially coplanar with the first surface of the semiconductor die.
(FR)L’invention concerne un boîtier de puce semi-conductrice. Le boîtier de puce semi-conductrice comprend une structure de grille de connexion, une première puce semi-conductrice comprenant une première surface fixée à un premier côté de la structure de la grille de connexion, et une seconde puce semi-conductrice fixée à un second côté de la structure de la grille de connexion. La seconde puce semi-conductrice comprend une puce à circuit intégré. Un matériau de logement est formé sur au moins une partie de la structure de grille de connexion, la première puce semi-conductrice et la seconde puce semi-conductrice. Une surface extérieure du matériel de moulage est sensiblement coplanaire avec la première surface de la puce semi-conductrice.
États désignés : AE, AG, AL, AM, AO, AT, AU, AZ, BA, BB, BG, BH, BR, BW, BY, BZ, CA, CH, CN, CO, CR, CU, CZ, DE, DK, DM, DO, DZ, EC, EE, EG, ES, FI, GB, GD, GE, GH, GM, GT, HN, HR, HU, ID, IL, IN, IS, JP, KE, KG, KM, KN, KP, KR, KZ, LA, LC, LK, LR, LS, LT, LU, LY, MA, MD, ME, MG, MK, MN, MW, MX, MY, MZ, NA, NG, NI, NO, NZ, OM, PG, PH, PL, PT, RO, RS, RU, SC, SD, SE, SG, SK, SL, SM, ST, SV, SY, TJ, TM, TN, TR, TT, TZ, UA, UG, US, UZ, VC, VN, ZA, ZM, ZW.
Organisation régionale africaine de la propriété intellectuelle (ARIPO) (BW, GH, GM, KE, LS, MW, MZ, NA, SD, SL, SZ, TZ, UG, ZM, ZW)
Office eurasien des brevets (OEAB) (AM, AZ, BY, KG, KZ, MD, RU, TJ, TM)
Office européen des brevets (OEB) (AT, BE, BG, CH, CY, CZ, DE, DK, EE, ES, FI, FR, GB, GR, HR, HU, IE, IS, IT, LT, LU, LV, MC, MK, MT, NL, NO, PL, PT, RO, SE, SI, SK, TR)
Organisation africaine de la propriété intellectuelle (OAPI) (BF, BJ, CF, CG, CI, CM, GA, GN, GQ, GW, ML, MR, NE, SN, TD, TG).
Langue de publication : anglais (EN)
Langue de dépôt : anglais (EN)