WIPO logo
Mobile | Deutsch | English | Español | 日本語 | 한국어 | Português | Русский | 中文 | العربية |
PATENTSCOPE

Recherche dans les collections de brevets nationales et internationales
World Intellectual Property Organization
Recherche
 
Options de navigation
 
Traduction
 
Options
 
Quoi de neuf
 
Connexion
 
Aide
 
Traduction automatique
1. (WO2009113612) DISPOSITIF À SEMI-CONDUCTEUR
Dernières données bibliographiques dont dispose le Bureau international   

N° de publication :    WO/2009/113612    N° de la demande internationale :    PCT/JP2009/054755
Date de publication : 17.09.2009 Date de dépôt international : 12.03.2009
CIB :
H01L 21/338 (2006.01), H01L 29/778 (2006.01), H01L 29/78 (2006.01), H01L 29/812 (2006.01)
Déposants : NEC CORPORATION [JP/JP]; 7-1, Shiba 5-chome, Minato-ku, Tokyo, 1088001 (JP) (Tous Sauf US).
ANDO, Yuji [JP/JP]; (JP) (US Seulement).
OKAMOTO, Yasuhiro [JP/JP]; (JP) (US Seulement).
OTA, Kazuki [JP/JP]; (JP) (US Seulement).
INOUE, Takashi [JP/JP]; (JP) (US Seulement).
NAKAYAMA, Tatsuo [JP/JP]; (JP) (US Seulement).
MIYAMOTO, Hironobu [JP/JP]; (JP) (US Seulement)
Inventeurs : ANDO, Yuji; (JP).
OKAMOTO, Yasuhiro; (JP).
OTA, Kazuki; (JP).
INOUE, Takashi; (JP).
NAKAYAMA, Tatsuo; (JP).
MIYAMOTO, Hironobu; (JP)
Mandataire : MIYAZAKI, Teruo; 8th Floor, 16th Kowa Bldg., 9-20, Akasaka 1-chome, Minato-ku, Tokyo, 1070052 (JP)
Données relatives à la priorité :
2008-062510 12.03.2008 JP
Titre (EN) SEMICONDUCTOR DEVICE
(FR) DISPOSITIF À SEMI-CONDUCTEUR
(JA) 半導体装置
Abrégé : front page image
(EN)Provided is a semiconductor device which has high electron mobility, and superior uniformity and reproducibility of the threshold voltage while reducing the gate leakage current, and can be applied in the enhancement mode. The semiconductor device sequentially deposits a lower barrier layer composed of a lattice-relaxed AlxGa1-xN (0 ≤ x ≤ 1), a channel layer composed of InyGa1-yN (0 ≤ y ≤ 1) having compressive strain, and a contact layer composed of AlzGa1-zN (0 ≤ z ≤ 1), and generates a two-dimensional electron gas in the vicinity of the interface with the AlzGa1-zN contact layer of the InyGa1-yN channel layer. A portion of the AlzGa1-zN contact layer is formed so that the gate electrode is embedded with an intervening insulating film in the recessed part formed by etching and removing until the InyGa1-yN channel layer is exposed, and an ohmic electrode is formed on the AlzGa1-zN contact layer. Thus, a semiconductor device which is capable of enhancement operation and has superior uniformity and reproducibility of the threshold voltage while maintaining low leakage current and high electron mobility is obtained.
(FR)L'invention porte sur un dispositif à semi-conducteur qui présente une grande mobilité des électrons et d'excellentes caractéristiques en termes d'uniformité et de reproductibilité de la tension de seuil tout en réduisant le courant de fuite de grille, et qui peut être appliqué dans le mode d'enrichissement. Le dispositif à semi-conducteur applique successivement une couche barrière inférieure composée de AlxGa1-xN à réseau relaxé (0 ≤ x ≤ 1), une couche de canal composée de InyGa1-yN (0 ≤ y ≤ 1) ayant une contrainte de compression, et une couche de contact composée de AlzGa1-zN (0 ≤ z ≤ 1), et génère un gaz électronique bidimensionnel à proximité de l'interface de la couche de contact AlzGa1-zN avec la couche de canal InyGa1-yN. Une partie de la couche de contact AlzGa1-zN est formée de telle manière que l'électrode de grille est incorporée avec un film isolant intercalé dans la partie renfoncée formée par gravure et enlèvement de matière jusqu'à ce que la couche de canal InyGa1-yN soit exposée, et une électrode ohmique est formée sur la couche de contact AlzGa1-zN. Ainsi, un dispositif à semi-conducteur qui est capable de fonctionner en mode d'enrichissement et qui présente d'excellentes caractéristiques en termes d'uniformité et de reproductibilité de la tension de seuil tout en maintenant un faible courant de fuite et une grande mobilité des électrons est obtenu.
(JA) 本発明は、ゲートリーク電流を低減しながら、電子移動度が高く、閾値電圧の均一性、再現性に優れ、エンハンスメント型にも適用可能な半導体装置を提供する。本発明にかかる半導体装置は、格子緩和したAlGa1-xN(0≦x≦1)からなる下部障壁層、圧縮歪を有するInGa1-yN(0≦y≦1)からなるチャネル層、AlGa1-zN(0≦z≦1)からなるコンタクト層が順次積層され、前記InGa1-yNチャネル層の前記AlGa1-zNコンタクト層との界面近傍には2次元電子ガスが生成された半導体装置であって、前記AlGa1-zNコンタクト層の一部を前記InGa1-yNチャネル層が露出するまでエッチング除去して形成されたリセス部には絶縁膜を介してゲート電極が埋め込まれるように形成されると共に、前記AlGa1-zNコンタクト層上にはオーミック電極を形成する。これにより、低ゲートリーク電流、高電子移動度を維持しつつ、閾値電圧の均一性、再現性に優れ、エンハンスメント動作も可能な半導体装置が得られる。
États désignés : AE, AG, AL, AM, AO, AT, AU, AZ, BA, BB, BG, BH, BR, BW, BY, BZ, CA, CH, CN, CO, CR, CU, CZ, DE, DK, DM, DO, DZ, EC, EE, EG, ES, FI, GB, GD, GE, GH, GM, GT, HN, HR, HU, ID, IL, IN, IS, JP, KE, KG, KM, KN, KP, KR, KZ, LA, LC, LK, LR, LS, LT, LU, LY, MA, MD, ME, MG, MK, MN, MW, MX, MY, MZ, NA, NG, NI, NO, NZ, OM, PG, PH, PL, PT, RO, RS, RU, SC, SD, SE, SG, SK, SL, SM, ST, SV, SY, TJ, TM, TN, TR, TT, TZ, UA, UG, US, UZ, VC, VN, ZA, ZM, ZW.
Organisation régionale africaine de la propriété intellectuelle (ARIPO) (BW, GH, GM, KE, LS, MW, MZ, NA, SD, SL, SZ, TZ, UG, ZM, ZW)
Office eurasien des brevets (OEAB) (AM, AZ, BY, KG, KZ, MD, RU, TJ, TM)
Office européen des brevets (OEB) (AT, BE, BG, CH, CY, CZ, DE, DK, EE, ES, FI, FR, GB, GR, HR, HU, IE, IS, IT, LT, LU, LV, MC, MK, MT, NL, NO, PL, PT, RO, SE, SI, SK, TR)
Organisation africaine de la propriété intellectuelle (OAPI) (BF, BJ, CF, CG, CI, CM, GA, GN, GQ, GW, ML, MR, NE, SN, TD, TG).
Langue de publication : japonais (JA)
Langue de dépôt : japonais (JA)