WIPO logo
Mobile | Deutsch | English | Español | 日本語 | 한국어 | Português | Русский | 中文 | العربية |
PATENTSCOPE

Recherche dans les collections de brevets nationales et internationales
World Intellectual Property Organization
Recherche
 
Options de navigation
 
Traduction
 
Options
 
Quoi de neuf
 
Connexion
 
Aide
 
Traduction automatique
1. (WO2009113507) DISPOSITIF À SEMI-CONDUCTEUR, ET APPAREIL DE COMMUNICATION ET APPAREIL ÉLECTRONIQUE MUNIS DU DISPOSITIF À SEMI-CONDUCTEUR
Dernières données bibliographiques dont dispose le Bureau international   

N° de publication :    WO/2009/113507    N° de la demande internationale :    PCT/JP2009/054476
Date de publication : 17.09.2009 Date de dépôt international : 10.03.2009
CIB :
H03B 5/32 (2006.01), H01L 23/12 (2006.01), H01L 23/52 (2006.01), H01L 25/10 (2006.01), H01L 25/11 (2006.01), H01L 25/18 (2006.01), H03H 9/02 (2006.01)
Déposants : YOSHIKAWA KOGYO CO., LTD. [JP/JP]; 1-2, Ogura 2-chome, Yahatahigashi-ku, Kitakyushu-shi Fukuoka, 8058501 (JP) (Tous Sauf US).
HOASHI, Yukihiko [JP/JP]; (JP) (US Seulement).
KUBO, Hiroo [JP/JP]; (JP) (US Seulement).
TSUZURA, Kazuhito [JP/JP]; (JP) (US Seulement).
SHIROISHI, Kunihiko [JP/JP]; (JP) (US Seulement)
Inventeurs : HOASHI, Yukihiko; (JP).
KUBO, Hiroo; (JP).
TSUZURA, Kazuhito; (JP).
SHIROISHI, Kunihiko; (JP)
Mandataire : KOHORI, Susumu; Hakata-Shin-Mitsui Bldg., 1-1, Hakataekimae 1-chome, Hakata-ku, Fukuoka-shi Fukuoka, 8120011 (JP)
Données relatives à la priorité :
2008-059713 10.03.2008 JP
Titre (EN) SEMICONDUCTOR DEVICE, AND COMMUNICATION APPARATUS AND ELECTRONIC APPARATUS PROVIDED WITH SEMICONDUCTOR DEVICE
(FR) DISPOSITIF À SEMI-CONDUCTEUR, ET APPAREIL DE COMMUNICATION ET APPAREIL ÉLECTRONIQUE MUNIS DU DISPOSITIF À SEMI-CONDUCTEUR
(JA) 半導体装置とこれを備えた通信機器及び電子機器
Abrégé : front page image
(EN)Provided is a package structure with further reduced planar size for a semiconductor device. The semiconductor device is provided with a first package (2) wherein a first element (1) is stored, and a second package (4) which is fixed over the first package, with a second element (3) stored therein. The first package (2) includes a lead frame (5) and a wiring pattern (6), and the wiring pattern (6) is formed by using a transfer lead frame wherein the wiring pattern (6) is arranged on a base material when a resin is molded, leaving the wiring pattern (6) on a peeling surface of the molded resin as transferred thereto by peeling the base material after the resin is molded, and permitting an end portion of the wiring pattern (6) to expose to face the peeling surface side of the molded resin as an external terminal (6a). The first element (1) is mounted to partially overlap the external terminal (6a) of the wiring pattern (6) with an insulating layer (8) in between, and the first element is electrically connected with the lead frame (5) and the wiring pattern (6).
(FR)L'invention porte sur une structure de boîtier à dimension plane davantage réduite pour un dispositif à semi-conducteur. Le dispositif à semi-conducteur comprend un premier boîtier (2) dans lequel un premier élément (1) est stocké, et un second boîtier (4) qui est fixé au-dessus du premier boîtier, avec un second élément (3) stocké dedans. Le premier boîtier (2) comprend une grille de connexion (5) et un motif de câblage (6), et le motif de câblage (6) est formé par utilisation d'une grille de connexion de transfert dans laquelle le motif de câblage (6) est disposé sur un matériau de base lorsqu'une résine est moulée, en laissant le motif de câblage (6) sur une surface de pelage de la résine moulée tel qu'il est transféré à elle par pelage du matériau de base après moulage de la résine, et en permettant à une partie d'extrémité du motif de câblage (6) d'être exposée pour faire face au côté surface de pelage de la résine moulée en tant que borne externe (6a). Le premier élément (1) est monté pour chevaucher partiellement la borne externe (6a) du motif de câblage (6) avec une couche isolante (8) entre eux, et le premier élément est électriquement connecté à la grille de connexion (5) et au motif de câblage (6).
(JA) 平面サイズのより一層の小型化が可能な半導体装置のパッケージ構造を提供するための、第1の素子1を収容した第1のパッケージ2と、この第1のパッケージに重ねて固定され内部に第2の素子3を収容した第2のパッケージ4とを備える半導体装置である。第1のパッケージ2はリードフレーム5及び配線パターン6を含み、配線パターン6は、樹脂成型時にベース基材上に配線パターン6を配置した転写リードフレームを用い、樹脂成型後にベース基材を引き剥がすことによって配線パターン6が成型樹脂の引き剥がし面に転写された形で残り、配線パターン6の端部が外部端子6aとして成型樹脂の引き剥がし面側に面して露出するように形成される。第1の素子1は、配線パターン6の外部端子6aの上に部分的に重なるように絶縁層8を介して搭載されるとともに、リードフレーム5及び配線パターン6と電気的に接続される。
États désignés : AE, AG, AL, AM, AO, AT, AU, AZ, BA, BB, BG, BH, BR, BW, BY, BZ, CA, CH, CN, CO, CR, CU, CZ, DE, DK, DM, DO, DZ, EC, EE, EG, ES, FI, GB, GD, GE, GH, GM, GT, HN, HR, HU, ID, IL, IN, IS, KE, KG, KM, KN, KP, KR, KZ, LA, LC, LK, LR, LS, LT, LU, LY, MA, MD, ME, MG, MK, MN, MW, MX, MY, MZ, NA, NG, NI, NO, NZ, OM, PG, PH, PL, PT, RO, RS, RU, SC, SD, SE, SG, SK, SL, SM, ST, SV, SY, TJ, TM, TN, TR, TT, TZ, UA, UG, US, UZ, VC, VN, ZA, ZM, ZW.
Organisation régionale africaine de la propriété intellectuelle (ARIPO) (BW, GH, GM, KE, LS, MW, MZ, NA, SD, SL, SZ, TZ, UG, ZM, ZW)
Office eurasien des brevets (OEAB) (AM, AZ, BY, KG, KZ, MD, RU, TJ, TM)
Office européen des brevets (OEB) (AT, BE, BG, CH, CY, CZ, DE, DK, EE, ES, FI, FR, GB, GR, HR, HU, IE, IS, IT, LT, LU, LV, MC, MK, MT, NL, NO, PL, PT, RO, SE, SI, SK, TR)
Organisation africaine de la propriété intellectuelle (OAPI) (BF, BJ, CF, CG, CI, CM, GA, GN, GQ, GW, ML, MR, NE, SN, TD, TG).
Langue de publication : japonais (JA)
Langue de dépôt : japonais (JA)