WIPO logo
Mobile | Deutsch | English | Español | 日本語 | 한국어 | Português | Русский | 中文 | العربية |
PATENTSCOPE

Recherche dans les collections de brevets nationales et internationales
World Intellectual Property Organization
Recherche
 
Options de navigation
 
Traduction
 
Options
 
Quoi de neuf
 
Connexion
 
Aide
 
Traduction automatique
1. (WO2009113462) CIRCUIT D'ÉGALISATION DE FORME D'ONDE ET PROCÉDÉ D'ÉGALISATION DE FORME D'ONDE
Dernières données bibliographiques dont dispose le Bureau international   

N° de publication :    WO/2009/113462    N° de la demande internationale :    PCT/JP2009/054339
Date de publication : 17.09.2009 Date de dépôt international : 06.03.2009
CIB :
H04B 3/06 (2006.01), H04B 3/04 (2006.01), H04L 25/497 (2006.01)
Déposants : NEC CORPORATION [JP/JP]; 7-1, Shiba 5-chome, Minato-ku, Tokyo, 1088001 (JP) (Tous Sauf US).
HASEGAWA, Hideyuki [JP/JP]; (JP) (US Seulement).
SUNAGA, Kazuhisa [JP/JP]; (JP) (US Seulement).
YAMAGUCHI, Kouichi [JP/JP]; (JP) (US Seulement)
Inventeurs : HASEGAWA, Hideyuki; (JP).
SUNAGA, Kazuhisa; (JP).
YAMAGUCHI, Kouichi; (JP)
Mandataire : KATO, Asamichi; c/o A. Kato & Associates, 20-12, Shin-Yokohama 3-chome, Kohoku-ku, Yokohama-shi, Kanagawa 2220033 (JP)
Données relatives à la priorité :
2008-061211 11.03.2008 JP
2008-238845 18.09.2008 JP
Titre (EN) WAVEFORM EQUALIZATION CIRCUIT AND WAVEFORM EQUALIZATION METHOD
(FR) CIRCUIT D'ÉGALISATION DE FORME D'ONDE ET PROCÉDÉ D'ÉGALISATION DE FORME D'ONDE
(JA) 波形等化回路および波形等化方法
Abrégé : front page image
(EN)It is possible to provide a waveform equalization circuit which can realize a large-capacity communication and a high-rate communication. The waveform equalization circuit includes: a judgment feedback equalization unit (101) which feedback-equalizes an input signal (100); a clock phase adjustment unit (102) which adjusts a clock phase of a signal (131) equalized by the judgment feedback equalization unit (101) according to a signal judged with a predetermined potential to be a threshold value; and a duo binary decoder (103) which encodes into a duo binary signal, the signal judged with a predetermined potential to be a threshold value according to a clock adjusted by the clock phase adjustment unit (102) from the signal equalized by the judgment feedback unit (101). The equalized signal (131) is generated by adding the input signal (100) to the duo binary signal encoded by the duo binary decoder (103).
(FR)L'invention porte sur un circuit d'égalisation de forme d'onde qui peut réaliser une communication à grande capacité et une communication à haut débit. Le circuit d'égalisation de forme d'onde comprend : une unité d'égalisation par rétroaction de détermination (101) qui égalise par rétroaction un signal d'entrée (100); une unité d'ajustement de phase d'horloge (102) qui ajuste une phase d'horloge d'un signal (131) égalisé par l'unité d'égalisation par rétroaction de détermination (101) selon un signal déterminé avec un potentiel prédéterminé comme étant une valeur seuil; et un décodeur duo binaire (103) qui code en un signal duo binaire le signal déterminé à l'aide d'un potentiel prédéterminé comme étant une valeur seuil selon une horloge ajustée par l'unité d'ajustement de phase d'horloge (102) à partir du signal égalisé par l'unité à rétroaction de détermination (101). Le signal égalisé (131) est généré par addition du signal d'entrée (100) au signal duo binaire codé par le décodeur duo binaire (103).
(JA) 本発明により、大容量通信、高速通信を実現しうる波形等化回路が提供される。入力信号100を帰還等化する判定帰還等化部101と、判定帰還等化部101により等化された信号131を、所定電位を閾値として判定した信号に基づいてクロック位相を調整するクロック位相調整部102と、判定帰還等化部101により等化された信号を、クロック位相調整部102により調整されたクロックに基づいて所定電位を閾値として判定された信号を、デュオバイナリ信号へ符号化するためのデュオバイナリデコーダ103と、を備え、等化された信号131は、デュオバイナリデコーダ103により符号化されたデュオバイナリ信号を、入力信号100と加算して生成される。
États désignés : AE, AG, AL, AM, AO, AT, AU, AZ, BA, BB, BG, BH, BR, BW, BY, BZ, CA, CH, CN, CO, CR, CU, CZ, DE, DK, DM, DO, DZ, EC, EE, EG, ES, FI, GB, GD, GE, GH, GM, GT, HN, HR, HU, ID, IL, IN, IS, JP, KE, KG, KM, KN, KP, KR, KZ, LA, LC, LK, LR, LS, LT, LU, LY, MA, MD, ME, MG, MK, MN, MW, MX, MY, MZ, NA, NG, NI, NO, NZ, OM, PG, PH, PL, PT, RO, RS, RU, SC, SD, SE, SG, SK, SL, SM, ST, SV, SY, TJ, TM, TN, TR, TT, TZ, UA, UG, US, UZ, VC, VN, ZA, ZM, ZW.
Organisation régionale africaine de la propriété intellectuelle (ARIPO) (BW, GH, GM, KE, LS, MW, MZ, NA, SD, SL, SZ, TZ, UG, ZM, ZW)
Office eurasien des brevets (OEAB) (AM, AZ, BY, KG, KZ, MD, RU, TJ, TM)
Office européen des brevets (OEB) (AT, BE, BG, CH, CY, CZ, DE, DK, EE, ES, FI, FR, GB, GR, HR, HU, IE, IS, IT, LT, LU, LV, MC, MK, MT, NL, NO, PL, PT, RO, SE, SI, SK, TR)
Organisation africaine de la propriété intellectuelle (OAPI) (BF, BJ, CF, CG, CI, CM, GA, GN, GQ, GW, ML, MR, NE, SN, TD, TG).
Langue de publication : japonais (JA)
Langue de dépôt : japonais (JA)