WIPO logo
Mobile | Deutsch | English | Español | 日本語 | 한국어 | Português | Русский | 中文 | العربية |
PATENTSCOPE

Recherche dans les collections de brevets nationales et internationales
World Intellectual Property Organization
Recherche
 
Options de navigation
 
Traduction
 
Options
 
Quoi de neuf
 
Connexion
 
Aide
 
Traduction automatique
1. (WO2009113312) SYSTÈME DE CONCEPTION DE DISPOSITIF À SEMI-CONDUCTEURS, PROCÉDÉ DE FABRICATION DE DISPOSITIF À SEMI-CONDUCTEURS, DISPOSITIF À SEMI-CONDUCTEURS ET DISPOSITIF DE LIAISON DE SUBSTRAT
Dernières données bibliographiques dont dispose le Bureau international   

N° de publication :    WO/2009/113312    N° de la demande internationale :    PCT/JP2009/001115
Date de publication : 17.09.2009 Date de dépôt international : 12.03.2009
CIB :
H01L 21/60 (2006.01), H01L 25/065 (2006.01), H01L 25/07 (2006.01), H01L 25/18 (2006.01), H05K 3/36 (2006.01)
Déposants : NIKON CORPORATION [JP/JP]; 12-1, Yurakucho 1-Chome, Chiyoda-ku, Tokyo 1008331 (JP) (Tous Sauf US).
SUGAYA, Isao [JP/JP]; (JP) (US Seulement).
HORIKOSHI, Takahiro [JP/JP]; (JP) (US Seulement).
OKAMOTO, Kazuya [JP/JP]; (JP) (US Seulement)
Inventeurs : SUGAYA, Isao; (JP).
HORIKOSHI, Takahiro; (JP).
OKAMOTO, Kazuya; (JP)
Mandataire : RYUKA, Akihiro; 5F, Shinjuku Square Tower, 22-1 Nishi-Shinjuku 6-chome Shinjuku-ku, Tokyo 1631105 (JP)
Données relatives à la priorité :
2008-064924 13.03.2008 JP
Titre (EN) SEMICONDUCTOR DEVICE DESIGN SYSTEM, SEMICONDUCTOR DEVICE MANUFACTURING METHOD, SEMICONDUCTOR DEVICE, AND SUBSTRATE BONDING DEVICE
(FR) SYSTÈME DE CONCEPTION DE DISPOSITIF À SEMI-CONDUCTEURS, PROCÉDÉ DE FABRICATION DE DISPOSITIF À SEMI-CONDUCTEURS, DISPOSITIF À SEMI-CONDUCTEURS ET DISPOSITIF DE LIAISON DE SUBSTRAT
(JA) 半導体装置の設計システム、半導体装置の製造方法、半導体装置および基板貼り合わせ装置
Abrégé : front page image
(EN)It is possible to design a semiconductor device so that corresponding terminals are surely bonded when substrates are bonded. Provided is a semiconductor device design system including: a numerical value acquisition unit which acquires numerical values of calculation parameters; a junction estimation unit which estimates whether corresponding bumps are bonded when pressing a plurality of substrates with a predetermined pressure so that the bump tip ends are brought into abutment according to the respective numerical values of the calculation parameters acquired by the numerical value acquisition unit; and a modification process unit which performs an alarm or a process so as to modify a numerical value of at least one of the calculation parameters if the junction estimation unit judges that anyone of the bumps is not bonded.
(FR)L'invention concerne la conception d'un dispositif à semi-conducteurs de sorte que les bornes correspondantes soient liées fermement lorsque les substrats sont liés. L'invention concerne un système de conception de dispositif à semi-conducteurs comprenant : une unité d'acquisition de valeurs numériques qui acquiert les valeurs numériques de paramètres de calcul ; une unité d'estimation de jonction qui juge si les bossages correspondants sont liés lorsqu'une pluralité de substrats sont pressés avec une pression prédéterminée de sorte que les extrémités terminales des bossages sont amenées en butée conformément aux valeurs numériques respectives des paramètres de calcul acquis par l'unité d'acquisition de valeur numérique ; et une unité de traitement de modification qui génère une alarme ou effectue un traitement de manière à modifier une valeur numérique d'au moins l'un des paramètres de calcul si l'unité d'estimation de jonction estime que l'un quelconque des bossages n'est pas lié.
(JA) 基板を貼り合わせたときに相対する端子が確実に接合されるように設計する。半導体装置の設計システムにおいて、複数の計算パラメータの各数値を取得する数値取得部と、数値取得部で取得した計算パラメータの各数値に基づき、複数の基板をバンプ先端面が当接するよう所定の圧力で押圧した場合に、互いに相対するバンプのそれぞれが接合されるか否かを推定する接合推定部と、接合推定部でバンプのいずれかが接合されないと推定された場合に、複数の計算パラメータのうち少なくとも一つの計算パラメータの数値を変更するよう警告または処理する変更処理部と、を備える。
États désignés : AE, AG, AL, AM, AO, AT, AU, AZ, BA, BB, BG, BH, BR, BW, BY, BZ, CA, CH, CN, CO, CR, CU, CZ, DE, DK, DM, DO, DZ, EC, EE, EG, ES, FI, GB, GD, GE, GH, GM, GT, HN, HR, HU, ID, IL, IN, IS, JP, KE, KG, KM, KN, KP, KR, KZ, LA, LC, LK, LR, LS, LT, LU, LY, MA, MD, ME, MG, MK, MN, MW, MX, MY, MZ, NA, NG, NI, NO, NZ, OM, PG, PH, PL, PT, RO, RS, RU, SC, SD, SE, SG, SK, SL, SM, ST, SV, SY, TJ, TM, TN, TR, TT, TZ, UA, UG, US, UZ, VC, VN, ZA, ZM, ZW.
Organisation régionale africaine de la propriété intellectuelle (ARIPO) (BW, GH, GM, KE, LS, MW, MZ, NA, SD, SL, SZ, TZ, UG, ZM, ZW)
Office eurasien des brevets (OEAB) (AM, AZ, BY, KG, KZ, MD, RU, TJ, TM)
Office européen des brevets (OEB) (AT, BE, BG, CH, CY, CZ, DE, DK, EE, ES, FI, FR, GB, GR, HR, HU, IE, IS, IT, LT, LU, LV, MC, MK, MT, NL, NO, PL, PT, RO, SE, SI, SK, TR)
Organisation africaine de la propriété intellectuelle (OAPI) (BF, BJ, CF, CG, CI, CM, GA, GN, GQ, GW, ML, MR, NE, SN, TD, TG).
Langue de publication : japonais (JA)
Langue de dépôt : japonais (JA)