WIPO logo
Mobile | Deutsch | English | Español | 日本語 | 한국어 | Português | Русский | 中文 | العربية |
PATENTSCOPE

Recherche dans les collections de brevets nationales et internationales
World Intellectual Property Organization
Recherche
 
Options de navigation
 
Traduction
 
Options
 
Quoi de neuf
 
Connexion
 
Aide
 
Traduction automatique
1. (WO2009111198) ADDITIONNEUR À DOUBLE FONCTION POUR CALCULER UNE ADRESSE DE PRÉLECTURE MATÉRIELLE ET UNE VALEUR D'OPÉRATION ARITHMÉTIQUE
Dernières données bibliographiques dont dispose le Bureau international   

N° de publication :    WO/2009/111198    N° de la demande internationale :    PCT/US2009/034839
Date de publication : 11.09.2009 Date de dépôt international : 23.02.2009
CIB :
G06F 9/38 (2006.01)
Déposants : QUALCOMM INCORPORATED [US/US]; ATTN: INTERNATIONAL IP ADMINISTRATION, 5775 Morehouse Drive, San Diego, California 92121 (US) (Tous Sauf US).
INGLE, Ajay A. [US/US]; (US) (US Seulement).
PLONDKE, Erich J. [US/US]; (US) (US Seulement).
CODRESCU, Lucian [US/US]; (US) (US Seulement)
Inventeurs : INGLE, Ajay A.; (US).
PLONDKE, Erich J.; (US).
CODRESCU, Lucian; (US)
Mandataire : TALPALATSKY, Sam; 5775 Morehouse Drive, San Diego, California 92121 (US)
Données relatives à la priorité :
12/041,694 04.03.2008 US
Titre (EN) A DUAL FUNCTION ADDER FOR COMPUTING A HARDWARE PREFETCH ADDRESS AND AN ARITHMETIC OPERATION VALUE
(FR) ADDITIONNEUR À DOUBLE FONCTION POUR CALCULER UNE ADRESSE DE PRÉLECTURE MATÉRIELLE ET UNE VALEUR D'OPÉRATION ARITHMÉTIQUE
Abrégé : front page image
(EN)A system including a dual function adder is described. In one embodiment, the system includes an adder. The adder is configured for a first instruction to determine an address for a hardware prefetch if the first instruction is a hardware prefetch instruction. The adder is further configures for the first instruction to determine a value from an arithmetic operation if the first instruction is an arithmetic operation instruction.
(FR)L'invention porte sur un système comprenant un additionneur à double fonction. Dans un mode de réalisation, le système comprend un additionneur. L'additionneur est configuré pour qu'une première instruction détermine une adresse pour une prélecture matérielle si la première instruction est une instruction de prélecture matérielle. L'additionneur est en outre configuré pour que la première instruction détermine une valeur à partir d'une opération arithmétique si la première instruction est une instruction d'opération arithmétique.
États désignés : AE, AG, AL, AM, AO, AT, AU, AZ, BA, BB, BG, BH, BR, BW, BY, BZ, CA, CH, CN, CO, CR, CU, CZ, DE, DK, DM, DO, DZ, EC, EE, EG, ES, FI, GB, GD, GE, GH, GM, GT, HN, HR, HU, ID, IL, IN, IS, JP, KE, KG, KM, KN, KP, KR, KZ, LA, LC, LK, LR, LS, LT, LU, LY, MA, MD, ME, MG, MK, MN, MW, MX, MY, MZ, NA, NG, NI, NO, NZ, OM, PG, PH, PL, PT, RO, RS, RU, SC, SD, SE, SG, SK, SL, SM, ST, SV, SY, TJ, TM, TN, TR, TT, TZ, UA, UG, US, UZ, VC, VN, ZA, ZM, ZW.
Organisation régionale africaine de la propriété intellectuelle (ARIPO) (BW, GH, GM, KE, LS, MW, MZ, NA, SD, SL, SZ, TZ, UG, ZM, ZW)
Office eurasien des brevets (OEAB) (AM, AZ, BY, KG, KZ, MD, RU, TJ, TM)
Office européen des brevets (OEB) (AT, BE, BG, CH, CY, CZ, DE, DK, EE, ES, FI, FR, GB, GR, HR, HU, IE, IS, IT, LT, LU, LV, MC, MK, MT, NL, NO, PL, PT, RO, SE, SI, SK, TR)
Organisation africaine de la propriété intellectuelle (OAPI) (BF, BJ, CF, CG, CI, CM, GA, GN, GQ, GW, ML, MR, NE, SN, TD, TG).
Langue de publication : anglais (EN)
Langue de dépôt : anglais (EN)