WIPO logo
Mobile | Deutsch | English | Español | 日本語 | 한국어 | Português | Русский | 中文 | العربية |
PATENTSCOPE

Recherche dans les collections de brevets nationales et internationales
World Intellectual Property Organization
Recherche
 
Options de navigation
 
Traduction
 
Options
 
Quoi de neuf
 
Connexion
 
Aide
 
Traduction automatique
1. (WO2009110330) PROCÉDÉ DE FABRICATION DE DISPOSITIF À SEMI-CONDUCTEUR, APPAREIL DE FABRICATION DE SEMI-CONDUCTEUR ET SUPPORT DE STOCKAGE
Dernières données bibliographiques dont dispose le Bureau international   

N° de publication :    WO/2009/110330    N° de la demande internationale :    PCT/JP2009/053032
Date de publication : 11.09.2009 Date de dépôt international : 20.02.2009
CIB :
H01L 21/3205 (2006.01), C23C 14/02 (2006.01), C23C 16/40 (2006.01), H01L 21/314 (2006.01), H01L 21/316 (2006.01), H01L 21/768 (2006.01), H01L 23/52 (2006.01)
Déposants : TOKYO ELECTRON LIMITED [JP/JP]; 3-1, Akasaka 5-chome, Minato-ku, Tokyo, 1076325 (JP) (Tous Sauf US).
SATO, Hiroshi [JP/JP]; (JP) (US Seulement).
ITOH, Hitoshi [JP/JP]; (JP) (US Seulement).
MATSUMOTO, Kenji [JP/JP]; (JP) (US Seulement)
Inventeurs : SATO, Hiroshi; (JP).
ITOH, Hitoshi; (JP).
MATSUMOTO, Kenji; (JP)
Mandataire : YOSHITAKE, Kenji; Kyowa Patent & Law Office, Room 323, Fuji Bldg., 2-3, Marunouchi 3-chome, Chiyoda-ku Tokyo, 1000005 (JP)
Données relatives à la priorité :
2008-052411 03.03.2008 JP
Titre (EN) SEMICONDUCTOR DEVICE MANUFACTURING METHOD, SEMICONDUCTOR MANUFACTURING APPARATUS AND STORAGE MEDIUM
(FR) PROCÉDÉ DE FABRICATION DE DISPOSITIF À SEMI-CONDUCTEUR, APPAREIL DE FABRICATION DE SEMI-CONDUCTEUR ET SUPPORT DE STOCKAGE
(JA) 半導体装置の製造方法、半導体製造装置及び記憶媒体
Abrégé : front page image
(EN)A semiconductor device manufacturing method includes a step of forming a recessed section on an interlayer insulating film formed on a surface of a substrate, for embedding an upper-layer-side conductive path which is electrically connected with a lower-layer-side conductive path and contains copper as a main component; a step of forming a barrier layer, which is composed of a manganese compound for suppressing diffusion of copper to the interlayer insulating film, by supplying a gas containing a manganese organic compound so as to cover an exposed surface of the interlayer insulating film; a step of supplying the barrier layer with an organic acid so as to increase ratio of the manganese contained in the manganese compound constituting the barrier layer, after the barrier layer is formed; a step of forming a seed layer, which contains copper as a main component, on a surface of the barrier layer, after the organic acid supplying step; a step of heat-treating the substrate so as to deposit on a surface of the seed layer the manganese from the surface of the barrier layer or from inside the barrier layer; a step of supplying the seed layer with a cleaning solution so as to remove the manganese deposited on the surface of the seed layer due to heating; and a step of forming the upper-layer-side conductive path having copper as a main component in the recessed section, after the cleaning solution supplying step.
(FR)Le procédé de fabrication de dispositif à semi-conducteur selon la présente invention inclut une étape consistant à former une section en retrait sur un film isolant intermédiaire formé sur la surface d'un substrat, permettant d'enrober un conducteur du côté de la couche supérieure qui est électriquement connecté à un conducteur du côté de la couche inférieure et qui contient du cuivre en tant que composant principal ; une étape consistant à former une couche d'arrêt, qui est constituée d'un composé de manganèse permettant de supprimer la diffusion du cuivre vers le film isolant intermédiaire, grâce à la fourniture d'un gaz contenant un composé organique de manganèse de manière à recouvrir une surface exposée du film isolant intermédiaire ; une étape consistant à appliquer sur la couche d'arrêt un acide organique de manière à augmenter le rapport du manganèse contenu dans le composé de manganèse constituant la couche d'arrêt, une fois la couche d'arrêt formée ; une étape consistant à former une couche de germe, qui contient du cuivre en tant que composant principal, sur la surface de la couche d'arrêt, après l'étape consistant à fournir de l'acide organique ; une étape consistant à traiter thermiquement le substrat de manière à déposer sur la surface de la couche de germe le manganèse provenant de la surface de la couche d'arrêt ou provenant de l'intérieur de la couche d'arrêt ; une étape consistant à appliquer sur la couche de germe une solution de nettoyage de manière à retirer le manganèse déposé sur la surface de la couche de germe en raison du chauffage ; et une étape consistant à former le conducteur du côté de la couche supérieure doté de cuivre en tant que composant principal dans la section en retrait, après l'étape consistant à appliquer la solution de nettoyage.
(JA) 本発明は、基板表面に形成された層間絶縁膜に、下層側導電路に電気的に接続される銅を主成分とする上層側導電路を埋め込むための凹部を形成する工程と、マンガンの有機化合物を含むガスを供給して、層間絶縁膜の露出面を覆うように、前記層間絶縁膜への銅の拡散を抑えるためのマンガンの化合物からなるバリア層を形成する工程と、前記バリア層を形成した後、バリア層を構成するマンガンの化合物中のマンガンの比率を高めるために当該バリア層に有機酸を供給する工程と、有機酸供給工程の後、前記バリア層の表面に銅を主成分とするシード層を形成する工程と、シード層形成工程の後、バリア層の表面もしくは層中のマンガンをシード層の表面に析出させるために前記基板を加熱処理する工程と、加熱によりシード層の表面に析出したマンガンを除去するために当該シード層に洗浄液を供給する工程と、洗浄液供給工程の後、銅を主成分とする上層側導電路を前記凹部内に形成する工程と、を含むことを特徴とする半導体装置の製造方法である。
États désignés : AE, AG, AL, AM, AO, AT, AU, AZ, BA, BB, BG, BH, BR, BW, BY, BZ, CA, CH, CN, CO, CR, CU, CZ, DE, DK, DM, DO, DZ, EC, EE, EG, ES, FI, GB, GD, GE, GH, GM, GT, HN, HR, HU, ID, IL, IN, IS, KE, KG, KM, KN, KP, KR, KZ, LA, LC, LK, LR, LS, LT, LU, LY, MA, MD, ME, MG, MK, MN, MW, MX, MY, MZ, NA, NG, NI, NO, NZ, OM, PG, PH, PL, PT, RO, RS, RU, SC, SD, SE, SG, SK, SL, SM, ST, SV, SY, TJ, TM, TN, TR, TT, TZ, UA, UG, US, UZ, VC, VN, ZA, ZM, ZW.
Organisation régionale africaine de la propriété intellectuelle (ARIPO) (BW, GH, GM, KE, LS, MW, MZ, NA, SD, SL, SZ, TZ, UG, ZM, ZW)
Office eurasien des brevets (OEAB) (AM, AZ, BY, KG, KZ, MD, RU, TJ, TM)
Office européen des brevets (OEB) (AT, BE, BG, CH, CY, CZ, DE, DK, EE, ES, FI, FR, GB, GR, HR, HU, IE, IS, IT, LT, LU, LV, MC, MK, MT, NL, NO, PL, PT, RO, SE, SI, SK, TR)
Organisation africaine de la propriété intellectuelle (OAPI) (BF, BJ, CF, CG, CI, CM, GA, GN, GQ, GW, ML, MR, NE, SN, TD, TG).
Langue de publication : japonais (JA)
Langue de dépôt : japonais (JA)