WIPO logo
Mobile | Deutsch | English | Español | 日本語 | 한국어 | Português | Русский | 中文 | العربية |
PATENTSCOPE

Recherche dans les collections de brevets nationales et internationales
World Intellectual Property Organization
Recherche
 
Options de navigation
 
Traduction
 
Options
 
Quoi de neuf
 
Connexion
 
Aide
 
Traduction automatique
1. (WO2009110302) SYSTÈME DE MÉMOIRE
Dernières données bibliographiques dont dispose le Bureau international   

N° de publication :    WO/2009/110302    N° de la demande internationale :    PCT/JP2009/052595
Date de publication : 11.09.2009 Date de dépôt international : 10.02.2009
CIB :
G06F 12/02 (2006.01), G06F 12/00 (2006.01), G06F 12/06 (2006.01), G06F 12/16 (2006.01)
Déposants : Kabushiki Kaisha Toshiba [JP/JP]; 1-1, Shibaura 1-chome, Minato-ku, Tokyo, 1058001 (JP) (Tous Sauf US).
YANO, Junji [JP/JP]; (JP) (US Seulement).
HATSUDA, Kosuke [JP/JP]; (JP) (US Seulement).
MATSUZAKI, Hidenori [JP/JP]; (JP) (US Seulement).
HIDA, Toshikatsu [JP/JP]; (JP) (US Seulement)
Inventeurs : YANO, Junji; (JP).
HATSUDA, Kosuke; (JP).
MATSUZAKI, Hidenori; (JP).
HIDA, Toshikatsu; (JP)
Mandataire : SAKAI, Hiroaki; Sakai International Patent Office, Kasumigaseki Building, 2-5, Kasumigaseki 3-chome, Chiyoda-ku, Tokyo 1006020 (JP)
Données relatives à la priorité :
2008-051470 01.03.2008 JP
Titre (EN) MEMORY SYSTEM
(FR) SYSTÈME DE MÉMOIRE
Abrégé : front page image
(EN)A memory system according to an embodiment of the present invention comprises: a memory amount required for management table creation is reduced by adopting a nonvolatile semiconductor memory including a plurality of parallel operation elements respectively having a plurality of physical blocks as units of data erasing and a controller that can drive the parallel operation elements in parallel and has a number-of-times-of-erasing managing unit that manages the number of times of erasing in logical block units associated with a plurality of physical blocks driven in parallel.
(FR)Système de mémoire selon un mode de réalisation de la présente invention, comprenant: une quantité de mémoire nécessaire à la création d'une table de gestion, ladite quantité de mémoire étant réduite par l'adoption d'une mémoire à semiconducteur non volatile comportant plusieurs éléments de fonctionnement en parallèle possédant respectivement plusieurs blocs physiques comme unités d'effacements de données, et un dispositif de commande pouvant entraîner les éléments de fonctionnement en parallèle et possédant une unité de gestion du nombre d'effacement qui gère le nombre d'effacements dans des unités de bloc logique associées à plusieurs blocs physiques entraînés en parallèle.
États désignés : AE, AG, AL, AM, AO, AT, AU, AZ, BA, BB, BG, BH, BR, BW, BY, BZ, CA, CH, CN, CO, CR, CU, CZ, DE, DK, DM, DO, DZ, EC, EE, EG, ES, FI, GB, GD, GE, GH, GM, GT, HN, HR, HU, ID, IL, IN, IS, KE, KG, KM, KN, KP, KR, KZ, LA, LC, LK, LR, LS, LT, LU, LY, MA, MD, ME, MG, MK, MN, MW, MX, MY, MZ, NA, NG, NI, NO, NZ, OM, PG, PH, PL, PT, RO, RS, RU, SC, SD, SE, SG, SK, SL, SM, ST, SV, SY, TJ, TM, TN, TR, TT, TZ, UA, UG, US, UZ, VC, VN, ZA, ZM, ZW.
Organisation régionale africaine de la propriété intellectuelle (ARIPO) (BW, GH, GM, KE, LS, MW, MZ, NA, SD, SL, SZ, TZ, UG, ZM, ZW)
Office eurasien des brevets (OEAB) (AM, AZ, BY, KG, KZ, MD, RU, TJ, TM)
Office européen des brevets (OEB) (AT, BE, BG, CH, CY, CZ, DE, DK, EE, ES, FI, FR, GB, GR, HR, HU, IE, IS, IT, LT, LU, LV, MC, MK, MT, NL, NO, PL, PT, RO, SE, SI, SK, TR)
Organisation africaine de la propriété intellectuelle (OAPI) (BF, BJ, CF, CG, CI, CM, GA, GN, GQ, GW, ML, MR, NE, SN, TD, TG).
Langue de publication : anglais (EN)
Langue de dépôt : anglais (EN)