WIPO logo
Mobile | Deutsch | English | Español | 日本語 | 한국어 | Português | Русский | 中文 | العربية |
PATENTSCOPE

Recherche dans les collections de brevets nationales et internationales
World Intellectual Property Organization
Recherche
 
Options de navigation
 
Traduction
 
Options
 
Quoi de neuf
 
Connexion
 
Aide
 
Traduction automatique
1. (WO2009110172) CONVERTISSEUR TEMPS/NUMÉRIQUE, SYNTHÉTISEUR DE FRÉQUENCE PLL NUMÉRIQUE, ÉMETTEUR-RÉCEPTEUR, ET RÉCEPTEUR
Dernières données bibliographiques dont dispose le Bureau international   

N° de publication :    WO/2009/110172    N° de la demande internationale :    PCT/JP2009/000603
Date de publication : 11.09.2009 Date de dépôt international : 16.02.2009
CIB :
H03K 5/26 (2006.01), G01R 23/10 (2006.01), H03L 7/08 (2006.01), H03L 7/081 (2006.01), H03L 7/099 (2006.01)
Déposants : PANASONIC CORPORATION [JP/JP]; 1006, Oaza Kadoma, Kadoma-shi, Osaka, 5718501 (JP) (Tous Sauf US).
ABE, Katsuaki; (US Seulement).
SAWADA, Akihiro; (US Seulement).
YOSHIDA, Seiichiro; (US Seulement)
Inventeurs : ABE, Katsuaki; .
SAWADA, Akihiro; .
YOSHIDA, Seiichiro;
Mandataire : MAEDA, Hiroshi; Osaka-Marubeni Bldg., 5-7, Hommachi 2-chome, Chuo-ku, Osaka-shi, Osaka, 5410053 (JP)
Données relatives à la priorité :
2008-053886 04.03.2008 JP
Titre (EN) TIME DIGITAL CONVERTER, DIGITAL PLL FREQUENCY SYNTHESIZER, TRANSMITTER-RECEIVER, AND RECEIVER
(FR) CONVERTISSEUR TEMPS/NUMÉRIQUE, SYNTHÉTISEUR DE FRÉQUENCE PLL NUMÉRIQUE, ÉMETTEUR-RÉCEPTEUR, ET RÉCEPTEUR
(JA) 時間デジタル変換器、デジタルPLL周波数シンセサイザ、送受信装置、受信装置
Abrégé : front page image
(EN)A variable delay circuit (101) generates a plurality of delay signals (D(1), D(2), …, D(n)). An output holding circuit (102) takes in the delay signals (D(1), D(2), …, D(n)) in synchronization with the transition of a reference signal (Sref). A selector (104) supplies an input signal (Sin) to the variable delay circuit (101) in an ordinary mode and supplies one of the delay signals (D(1), D(2), …, D(n)) to the variable delay circuit (101) in a calibration mode. A frequency measurement circuit (105) counts the number of times of transition of one of the delay signals (D(1), D(2), …, D(n)) within a predetermined frequency measurement period. A delay amount calibration circuit (106) adjusts the delay time of the variable delay circuit (101) so that the number of times of transition counted by the frequency measurement circuit (105) in the calibration mode approaches a target value corresponding to the frequency of the input signal (Sin).
(FR)Selon l'invention, un circuit à retard variable (101) génère une pluralité de signaux retardés (D(1), D(2), …, D(n)). Un circuit de maintien de sortie (102) reçoit les signaux retardés (D(1), D(2), …, D(n)) en synchronisme avec la transition d'un signal de référence (Sref). Un sélecteur (104) fournit un signal d'entrée (Sin) au circuit à retard variable (101) dans un mode ordinaire et fournit l'un des signaux retardés (D(1), D(2), …, D(n)) au circuit à retard variable (101) dans un mode d'étalonnage. Un circuit de mesure de fréquence (105) compte le nombre de transitions de l'un des signaux retardés (D(1), D(2), …, D(n)) dans une période de mesure de fréquence prédéterminée. Un circuit d'étalonnage de quantité de retard (106) ajuste le temps de retard du circuit à retard variable (101) de telle manière que le nombre de transitions comptées par le circuit de mesure de fréquence (105) dans le mode d'étalonnage approche une valeur cible correspondant à la fréquence du signal d'entrée (Sin).
(JA) 可変遅延回路(101)は、複数の遅延信号(D(1),D(2),…,D(n))を生成する。出力保持回路(102)は、基準信号(Sref)の遷移に同期して複数の遅延信号(D(1),D(2),…,D(n))を取り込む。セレクタ(104)は、通常モードにおいて入力信号(Sin)を可変遅延回路(101)に供給し、キャリブレーションモードにおいて複数の遅延信号(D(1),D(2),…,D(n))のいずれか1つを可変遅延回路(101)に供給する。周波数測定回路(105)は、所定の周波数測定期間内において複数の遅延信号(D(1),D(2),…,D(n))のいずれか1つの遷移回数を計数する。遅延量校正回路(106)は、キャリブレーションモードにおいて周波数測定回路(105)によって計数された遷移回数が入力信号(Sin)の周波数に対応する目標値に近づくように可変遅延回路(101)の遅延時間を調整する。
États désignés : AE, AG, AL, AM, AO, AT, AU, AZ, BA, BB, BG, BH, BR, BW, BY, BZ, CA, CH, CN, CO, CR, CU, CZ, DE, DK, DM, DO, DZ, EC, EE, EG, ES, FI, GB, GD, GE, GH, GM, GT, HN, HR, HU, ID, IL, IN, IS, JP, KE, KG, KM, KN, KP, KR, KZ, LA, LC, LK, LR, LS, LT, LU, LY, MA, MD, ME, MG, MK, MN, MW, MX, MY, MZ, NA, NG, NI, NO, NZ, OM, PG, PH, PL, PT, RO, RS, RU, SC, SD, SE, SG, SK, SL, SM, ST, SV, SY, TJ, TM, TN, TR, TT, TZ, UA, UG, US, UZ, VC, VN, ZA, ZM, ZW.
Organisation régionale africaine de la propriété intellectuelle (ARIPO) (BW, GH, GM, KE, LS, MW, MZ, NA, SD, SL, SZ, TZ, UG, ZM, ZW)
Office eurasien des brevets (OEAB) (AM, AZ, BY, KG, KZ, MD, RU, TJ, TM)
Office européen des brevets (OEB) (AT, BE, BG, CH, CY, CZ, DE, DK, EE, ES, FI, FR, GB, GR, HR, HU, IE, IS, IT, LT, LU, LV, MC, MK, MT, NL, NO, PL, PT, RO, SE, SI, SK, TR)
Organisation africaine de la propriété intellectuelle (OAPI) (BF, BJ, CF, CG, CI, CM, GA, GN, GQ, GW, ML, MR, NE, SN, TD, TG).
Langue de publication : japonais (JA)
Langue de dépôt : japonais (JA)