WIPO logo
Mobile | Deutsch | English | Español | 日本語 | 한국어 | Português | Русский | 中文 | العربية |
PATENTSCOPE

Recherche dans les collections de brevets nationales et internationales
World Intellectual Property Organization
Recherche
 
Options de navigation
 
Traduction
 
Options
 
Quoi de neuf
 
Connexion
 
Aide
 
Traduction automatique
1. (WO2009110100) APPAREIL DE COMMANDE POUR ÉCHANGE DE DONNÉES RAPIDE ENTRE UNITÉS DE TRAITEMENT DANS UNE ARCHITECTURE DE PROCESSEUR À UNITÉS DE TRAITEMENT DE DIFFÉRENTES BANDES PASSANTES CONNECTÉES À UN BUS ANNULAIRE EN PIPELINE
Dernières données bibliographiques dont dispose le Bureau international   

N° de publication :    WO/2009/110100    N° de la demande internationale :    PCT/JP2008/054224
Date de publication : 11.09.2009 Date de dépôt international : 03.03.2008
Demande présentée en vertu du Chapitre 2 :    27.05.2009    
CIB :
G06F 13/40 (2006.01), G06F 15/80 (2006.01), G06F 13/364 (2006.01)
Déposants : NEC CORPORATION [JP/JP]; 7-1, Shiba 5-Chome, Minato-Ku, Tokyo 1088001 (JP) (Tous Sauf US).
LIESKE, Hanno [DE/JP]; (JP) (US Seulement).
KYO, Shorin [JP/JP]; (JP) (US Seulement)
Inventeurs : LIESKE, Hanno; (JP).
KYO, Shorin; (JP)
Mandataire : KATO, Asamichi; c/o A. Kato & Associates, 20-12 Shin-Yokohama 3-chome, Kohoku-ku, Yokohama-shi, Kanagawa, 2220033 (JP)
Données relatives à la priorité :
Titre (EN) A CONTROL APPARATUS FOR FAST INTER PROCESSING UNIT DATA EXCHANGE IN A PROCESSOR ARCHITECTURE WITH PROCESSING UNITS OF DIFFERENT BANDWIDTH CONNECTION TO A PIPELINED RING BUS
(FR) APPAREIL DE COMMANDE POUR ÉCHANGE DE DONNÉES RAPIDE ENTRE UNITÉS DE TRAITEMENT DANS UNE ARCHITECTURE DE PROCESSEUR À UNITÉS DE TRAITEMENT DE DIFFÉRENTES BANDES PASSANTES CONNECTÉES À UN BUS ANNULAIRE EN PIPELINE
Abrégé : front page image
(EN)Nowadays, many processor architectures have processing units with different bandwidth requirements which are connected over a pipelined ring bus. The proposed invention can optimize the data transfer for the case where processing units with lower bandwidth requirements can be grouped and controlled together for a data transfer, so that the available bus bandwidth can be optimally utilized.
(FR)Aujourd'hui, de nombreuses architectures de processeur comportent des unités de traitement présentant différentes exigences de bande passante qui sont connectées sur un bus annulaire en pipeline. La présente invention peut optimiser le transfert de données lorsque des unités de traitement présentant des exigences de bande passante inférieures peuvent être regroupées et commandées ensemble pour un transfert de données, de telle sorte que la bande passante de bus disponible peut être utilisée de manière optimale.
États désignés : AE, AG, AL, AM, AO, AT, AU, AZ, BA, BB, BG, BH, BR, BW, BY, BZ, CA, CH, CN, CO, CR, CU, CZ, DE, DK, DM, DO, DZ, EC, EE, EG, ES, FI, GB, GD, GE, GH, GM, GT, HN, HR, HU, ID, IL, IN, IS, JP, KE, KG, KM, KN, KP, KR, KZ, LA, LC, LK, LR, LS, LT, LU, LY, MA, MD, ME, MG, MK, MN, MW, MX, MY, MZ, NA, NG, NI, NO, NZ, OM, PG, PH, PL, PT, RO, RS, RU, SC, SD, SE, SG, SK, SL, SM, SV, SY, TJ, TM, TN, TR, TT, TZ, UA, UG, US, UZ, VC, VN, ZA, ZM, ZW.
Organisation régionale africaine de la propriété intellectuelle (ARIPO) (BW, GH, GM, KE, LS, MW, MZ, NA, SD, SL, SZ, TZ, UG, ZM, ZW)
Office eurasien des brevets (OEAB) (AM, AZ, BY, KG, KZ, MD, RU, TJ, TM)
Office européen des brevets (OEB) (AT, BE, BG, CH, CY, CZ, DE, DK, EE, ES, FI, FR, GB, GR, HR, HU, IE, IS, IT, LT, LU, LV, MC, MT, NL, NO, PL, PT, RO, SE, SI, SK, TR)
Organisation africaine de la propriété intellectuelle (OAPI) (BF, BJ, CF, CG, CI, CM, GA, GN, GQ, GW, ML, MR, NE, SN, TD, TG).
Langue de publication : anglais (EN)
Langue de dépôt : anglais (EN)