WIPO logo
Mobile | Deutsch | English | Español | 日本語 | 한국어 | Português | Русский | 中文 | العربية |
PATENTSCOPE

Recherche dans les collections de brevets nationales et internationales
World Intellectual Property Organization
Recherche
 
Options de navigation
 
Traduction
 
Options
 
Quoi de neuf
 
Connexion
 
Aide
 
Traduction automatique
1. (WO2009107426) SYSTÈME DE MÉMOIRE
Dernières données bibliographiques dont dispose le Bureau international   

N° de publication :    WO/2009/107426    N° de la demande internationale :    PCT/JP2009/051139
Date de publication : 03.09.2009 Date de dépôt international : 20.01.2009
CIB :
G06F 12/06 (2006.01), G06F 12/00 (2006.01)
Déposants : Kabushiki Kaisha Toshiba [JP/JP]; 1-1, Shibaura 1-chome, Minato-ku, Tokyo, 1058001 (JP) (Tous Sauf US).
NAGADOMI, Yasushi [JP/JP]; (JP) (US Seulement)
Inventeurs : NAGADOMI, Yasushi; (JP)
Mandataire : SAKAI, Hiroaki; Sakai International Patent Office, Kasumigaseki Building, 2-5, Kasumigaseki 3-chome, Chiyoda-ku, Tokyo 1006020 (JP)
Données relatives à la priorité :
2008-051285 29.02.2008 JP
Titre (EN) MEMORY SYSTEM
(FR) SYSTÈME DE MÉMOIRE
Abrégé : front page image
(EN)A memory system according to an embodiment of the present invention comprises a DRAM 11, a NAND memory 12, a controller 134 having a control register 150 that specifies parallel-operating element specifying information indicating parallel operating elements 120A to 120D in the NAND memory 12 to be used at the time of data access and an address of data with respect to a NAND interface 140, the NAND interface 140 connected in parallel to the respective parallel operating elements 120A to 120D, and a CPU 131 that sets the parallel-operating element specifying information in the control register 150 according to the type of data to be accessed.
(FR)Dans un mode de réalisation, la présente invention concerne un système de mémoire comprend une mémoire vive dynamique (DRAM) (11), une mémoire à porte NON-Et (NAND) (12), une unité de commande (134) dotée d'un registre de commande définissant un élément à fonctionnement parallèle qui spécifie l'information sur les éléments à fonctionnement parallèles 120A à 120D dans la mémoire à porte NON-ET (12) à utiliser au moment de l'accès aux données et une adresse de données à propos de l'interface NAND (140). Cette interface (140) étant connectée en parallèle aux éléments à fonctionnement parallèle (120A) à (120D) respectifs et à une unité centrale (131) réglant l'élément à fonctionnement en parallèle qui spécifie l'information dans le registre de commande (150) en fonction des données auxquelles accéder.
États désignés : AE, AG, AL, AM, AO, AT, AU, AZ, BA, BB, BG, BH, BR, BW, BY, BZ, CA, CH, CN, CO, CR, CU, CZ, DE, DK, DM, DO, DZ, EC, EE, EG, ES, FI, GB, GD, GE, GH, GM, GT, HN, HR, HU, ID, IL, IN, IS, KE, KG, KM, KN, KP, KR, KZ, LA, LC, LK, LR, LS, LT, LU, LY, MA, MD, ME, MG, MK, MN, MW, MX, MY, MZ, NA, NG, NI, NO, NZ, OM, PG, PH, PL, PT, RO, RS, RU, SC, SD, SE, SG, SK, SL, SM, ST, SV, SY, TJ, TM, TN, TR, TT, TZ, UA, UG, US, UZ, VC, VN, ZA, ZM, ZW.
Organisation régionale africaine de la propriété intellectuelle (ARIPO) (BW, GH, GM, KE, LS, MW, MZ, NA, SD, SL, SZ, TZ, UG, ZM, ZW)
Office eurasien des brevets (OEAB) (AM, AZ, BY, KG, KZ, MD, RU, TJ, TM)
Office européen des brevets (OEB) (AT, BE, BG, CH, CY, CZ, DE, DK, EE, ES, FI, FR, GB, GR, HR, HU, IE, IS, IT, LT, LU, LV, MC, MK, MT, NL, NO, PL, PT, RO, SE, SI, SK, TR)
Organisation africaine de la propriété intellectuelle (OAPI) (BF, BJ, CF, CG, CI, CM, GA, GN, GQ, GW, ML, MR, NE, SN, TD, TG).
Langue de publication : anglais (EN)
Langue de dépôt : anglais (EN)