WIPO logo
Mobile | Deutsch | English | Español | 日本語 | 한국어 | Português | Русский | 中文 | العربية |
PATENTSCOPE

Recherche dans les collections de brevets nationales et internationales
World Intellectual Property Organization
Recherche
 
Options de navigation
 
Traduction
 
Options
 
Quoi de neuf
 
Connexion
 
Aide
 
Traduction automatique
1. (WO2009107267) DISPOSITIF DE STOCKAGE À SEMI-CONDUCTEUR, PROCÉDÉ PERMETTANT DE CONTRÔLER CE DISPOSITIF ET SYSTÈME DE CORRECTION D'ERREUR
Dernières données bibliographiques dont dispose le Bureau international   

N° de publication :    WO/2009/107267    N° de la demande internationale :    PCT/JP2008/067585
Date de publication : 03.09.2009 Date de dépôt international : 19.09.2008
CIB :
G06F 12/16 (2006.01), G11C 16/04 (2006.01), G11C 16/06 (2006.01), G11C 29/42 (2006.01)
Déposants : Kabushiki Kaisha Toshiba [JP/JP]; 1-1, Shibaura 1-chome, Minato-ku, Tokyo, 1058001 (JP) (Tous Sauf US).
YAMAGA, Akira [JP/JP]; (JP) (US Seulement)
Inventeurs : YAMAGA, Akira; (JP)
Mandataire : SAKAI, Hiroaki; Sakai International Patent Office, Kasumigaseki Building, 2-5, Kasumigaseki 3-chome, Chiyoda-ku, Tokyo, 1006020 (JP)
Données relatives à la priorité :
2008-051419 29.02.2008 JP
Titre (EN) SEMICONDUCTOR STORAGE DEVICE, METHOD OF CONTROLLING THE SAME, AND ERROR CORRECTION SYSTEM
(FR) DISPOSITIF DE STOCKAGE À SEMI-CONDUCTEUR, PROCÉDÉ PERMETTANT DE CONTRÔLER CE DISPOSITIF ET SYSTÈME DE CORRECTION D'ERREUR
Abrégé : front page image
(EN)A semiconductor storage device, a method of controlling the same, and an error correction system allow reduction in power consumption and circuit scale without detriment to error correction capability. An error correction code (ECC) circuit of a solid state drive (SSD) performs first error correction on read data using a first error correction code (Hamming code), and further performs second error correction on the result of the first error correction using a second error correction code (BHC code). Furthermore, the ECC circuit performs third error correction on the result of the second error correction using a third error correction code (RS code).
(FR)L'invention concerne un dispositif de stockage à semi-conducteur, un procédé permettant de contrôler ce dispositif et un système de correction d'erreur qui permettent de diminuer la consommation de courant et l'échelle du circuit sans nuire à la capacité de correction d'erreur. Un circuit de code de correction d'erreur (CCE) d'un disque à semi-conducteurs (SSD) effectue une première correction d'erreur sur les données lues en utilisant un premier code de correction d'erreur (code de Hamming), et effectue de plus une deuxième correction d'erreur sur le résultat de la première correction d'erreur en utilisant un second code de correction d'erreur (code BCH). En outre, le circuit CCE effectue une troisième correction d'erreur sur le résultat de la deuxième correction d'erreur en utilisant un troisième code de correction d'erreur (code RS).
États désignés : AE, AG, AL, AM, AO, AT, AU, AZ, BA, BB, BG, BH, BR, BW, BY, BZ, CA, CH, CN, CO, CR, CU, CZ, DE, DK, DM, DO, DZ, EC, EE, EG, ES, FI, GB, GD, GE, GH, GM, GT, HN, HR, HU, ID, IL, IN, IS, KE, KG, KM, KN, KP, KR, KZ, LA, LC, LK, LR, LS, LT, LU, LY, MA, MD, ME, MG, MK, MN, MW, MX, MY, MZ, NA, NG, NI, NO, NZ, OM, PG, PH, PL, PT, RO, RS, RU, SC, SD, SE, SG, SK, SL, SM, ST, SV, SY, TJ, TM, TN, TR, TT, TZ, UA, UG, US, UZ, VC, VN, ZA, ZM, ZW.
Organisation régionale africaine de la propriété intellectuelle (ARIPO) (BW, GH, GM, KE, LS, MW, MZ, NA, SD, SL, SZ, TZ, UG, ZM, ZW)
Office eurasien des brevets (OEAB) (AM, AZ, BY, KG, KZ, MD, RU, TJ, TM)
Office européen des brevets (OEB) (AT, BE, BG, CH, CY, CZ, DE, DK, EE, ES, FI, FR, GB, GR, HR, HU, IE, IS, IT, LT, LU, LV, MC, MT, NL, NO, PL, PT, RO, SE, SI, SK, TR)
Organisation africaine de la propriété intellectuelle (OAPI) (BF, BJ, CF, CG, CI, CM, GA, GN, GQ, GW, ML, MR, NE, SN, TD, TG).
Langue de publication : anglais (EN)
Langue de dépôt : anglais (EN)