WIPO logo
Mobile | Deutsch | English | Español | 日本語 | 한국어 | Português | Русский | 中文 | العربية |
PATENTSCOPE

Recherche dans les collections de brevets nationales et internationales
World Intellectual Property Organization
Recherche
 
Options de navigation
 
Traduction
 
Options
 
Quoi de neuf
 
Connexion
 
Aide
 
Traduction automatique
1. (WO2009107172) PROCÉDÉ DE RESYNCHRONISATION D'UN SIGNAL D'ENTRÉE-SORTIE EXTÉRIEUR ET D'UN SIGNAL DE RAFRAÎCHISSEMENT DE DRAM ET CIRCUIT ASSOCIÉ
Dernières données bibliographiques dont dispose le Bureau international   

N° de publication :    WO/2009/107172    N° de la demande internationale :    PCT/JP2008/002972
Date de publication : 03.09.2009 Date de dépôt international : 20.10.2008
CIB :
G11C 11/406 (2006.01), G06F 12/00 (2006.01), G11C 29/02 (2006.01)
Déposants : PANASONIC CORPORATION [JP/JP]; 1006, Oaza Kadoma, Kadoma-shi, Osaka, 5718501 (JP) (Tous Sauf US).
TANAKA, Shinsuke; (US Seulement).
SENOO, Daigo; (US Seulement)
Inventeurs : TANAKA, Shinsuke; .
SENOO, Daigo;
Mandataire : MAEDA, Hiroshi; Osaka-Marubeni Bldg., 5-7, Hommachi 2-chome, Chuo-ku, Osaka-shi, Osaka, 5410053 (JP)
Données relatives à la priorité :
2008-044529 26.02.2008 JP
Titre (EN) EXTERNAL I/O SIGNAL AND DRAM REFRESH SIGNAL RE-SYNCHRONIZATION METHOD AND ITS CIRCUIT
(FR) PROCÉDÉ DE RESYNCHRONISATION D'UN SIGNAL D'ENTRÉE-SORTIE EXTÉRIEUR ET D'UN SIGNAL DE RAFRAÎCHISSEMENT DE DRAM ET CIRCUIT ASSOCIÉ
(JA) 外部入出力信号とDRAMリフレッシュ信号の再同期化手法及びその回路
Abrégé : front page image
(EN)An LSI uses a refresh timer (102) for deciding a timing to issue a DRAM refresh for synchronizing an external I/O signal and the DRAM refresh issuing timing. The LSI employs a circuit configuration which can control a value of the refresh timer (102) from a CPU (101) at an arbitrary timing. Alternatively, the LSI employs a circuit configuration which can control the value of the refresh timer (102) from an external terminal at an arbitrary timing or can directly control the refresh issuing timing without using the refresh timer (102).
(FR)Un LSI utilise un temporisateur de rafraîchissement (102) destiné à déterminer un moment pour délivrer un rafraîchissement de DRAM destiné à synchroniser un signal d'entrée-sortie extérieur et le moment de délivrance de rafraîchissement de DRAM. Le LSI utilise une configuration de circuit qui peut commander une valeur du temporisateur de rafraîchissement (102) à partir d'un processeur (101) à un moment arbitraire. En variante, le LSI utilise une configuration de circuit qui peut commander la valeur du temporisateur de rafraîchissement (102) à partir d'une borne externe à un moment arbitraire, ou qui peut commander directement le moment de délivrance de rafraîchissement sans utiliser le temporisateur de rafraîchissement (102).
(JA) 外部入出力信号とDRAMリフレッシュ発行タイミングとを同期化させるため、DRAMリフレッシュ発行のタイミングをリフレッシュタイマ(102)で決定するLSIにおいて、リフレッシュタイマ(102)の値をCPU(101)より任意のタイミングで制御できる回路構成を採用する。あるいは、リフレッシュタイマ(102)の値を外部端子より任意のタイミングで制御できる回路構成、又はリフレッシュタイマ(102)を介さずにリフレッシュ発行タイミングを外部端子から直接制御できる回路構成を採用する。
États désignés : AE, AG, AL, AM, AO, AT, AU, AZ, BA, BB, BG, BH, BR, BW, BY, BZ, CA, CH, CN, CO, CR, CU, CZ, DE, DK, DM, DO, DZ, EC, EE, EG, ES, FI, GB, GD, GE, GH, GM, GT, HN, HR, HU, ID, IL, IN, IS, JP, KE, KG, KM, KN, KP, KR, KZ, LA, LC, LK, LR, LS, LT, LU, LY, MA, MD, ME, MG, MK, MN, MW, MX, MY, MZ, NA, NG, NI, NO, NZ, OM, PG, PH, PL, PT, RO, RS, RU, SC, SD, SE, SG, SK, SL, SM, ST, SV, SY, TJ, TM, TN, TR, TT, TZ, UA, UG, US, UZ, VC, VN, ZA, ZM, ZW.
Organisation régionale africaine de la propriété intellectuelle (ARIPO) (BW, GH, GM, KE, LS, MW, MZ, NA, SD, SL, SZ, TZ, UG, ZM, ZW)
Office eurasien des brevets (OEAB) (AM, AZ, BY, KG, KZ, MD, RU, TJ, TM)
Office européen des brevets (OEB) (AT, BE, BG, CH, CY, CZ, DE, DK, EE, ES, FI, FR, GB, GR, HR, HU, IE, IS, IT, LT, LU, LV, MC, MT, NL, NO, PL, PT, RO, SE, SI, SK, TR)
Organisation africaine de la propriété intellectuelle (OAPI) (BF, BJ, CF, CG, CI, CM, GA, GN, GQ, GW, ML, MR, NE, SN, TD, TG).
Langue de publication : japonais (JA)
Langue de dépôt : japonais (JA)