WIPO logo
Mobile | Deutsch | English | Español | 日本語 | 한국어 | Português | Русский | 中文 | العربية |
PATENTSCOPE

Recherche dans les collections de brevets nationales et internationales
World Intellectual Property Organization
Recherche
 
Options de navigation
 
Traduction
 
Options
 
Quoi de neuf
 
Connexion
 
Aide
 
Traduction automatique
1. (WO2009093295) DISPOSITIF À SEMI-CONDUCTEURS ET SON PROCÉDÉ DE FABRICATION
Dernières données bibliographiques dont dispose le Bureau international   

N° de publication :    WO/2009/093295    N° de la demande internationale :    PCT/JP2008/003898
Date de publication : 30.07.2009 Date de dépôt international : 22.12.2008
CIB :
H01L 21/8234 (2006.01), H01L 21/28 (2006.01), H01L 27/088 (2006.01), H01L 29/417 (2006.01), H01L 29/423 (2006.01), H01L 29/49 (2006.01), H01L 29/78 (2006.01)
Déposants : PANASONIC CORPORATION [JP/JP]; 1006, Oaza Kadoma, Kadoma-shi, Osaka, 5718501 (JP) (Tous Sauf US).
HIRASE, Junji; (US Seulement)
Inventeurs : HIRASE, Junji;
Mandataire : MAEDA, Hiroshi; Osaka-Marubeni Bldg., 5-7, Hommachi 2-chome, Chuo-ku, Osaka-shi, Osaka, 5410053 (JP)
Données relatives à la priorité :
2008-014818 25.01.2008 JP
Titre (EN) SEMICONDUCTOR DEVICE AND MANUFACTURING METHOD OF SAME
(FR) DISPOSITIF À SEMI-CONDUCTEURS ET SON PROCÉDÉ DE FABRICATION
(JA) 半導体装置及びその製造方法
Abrégé : front page image
(EN)A semiconductor device is provided with a first MIS transistor (LTr) and a second MIS transistor (HTr). The first MIS transistor has a first channel region (3a) formed in a first active region (1a), a first gate insulation film (4a) comprising a high-dielectric-constant insulation film formed on the first channel region, and a first gate electrode (20A) having a first conductive portion (12a) and a second conductive portion (13a) in contact with the first gate insulation film. The second MIS transistor has a second channel region (3b) formed in a second active region (1b), a second gate insulation film (4b) comprising a high-dielectric-constant insulation film formed on the second channel region, and a second gate electrode (20B) having a third conductive portion (12b) and a fourth conductive portion (13b) in contact with the second gate insulation film. The third conductive portion is thinner than the first conductive portion and comprises a material having the same composition as that of the first conductive portion.
(FR)L'invention concerne un dispositif à semi-conducteurs doté d'un premier transistor MIS (LTr) et d'un second transistor MIS (HTr). Le premier transistor MIS comporte une première région de canal (3a) formée dans une première région active (1a), un premier film d'isolation de grille (4a) comprenant un film d'isolation à constante diélectrique élevée formé sur la première région de canal, et une première électrode de grille (20A) comportant une première partie conductrice (12a) et une deuxième partie conductrice (13a) en contact avec le premier film d'isolation de grille. Le second transistor MIS comporte une seconde région de canal (3b) formée dans une seconde région active (1b), et un second film d'isolation de grille (4b) comprenant un film d'isolation à constante diélectrique élevée formé sur la seconde région de canal, et une seconde électrode de grille (20B) comportant une troisième partie conductrice (12b) et une quatrième partie conductrice (13b) en contact avec le second film d'isolation de grille. La troisième partie conductrice est plus fine que la première partie conductrice et comprend un matériau ayant la même composition que celle de la première partie conductrice.
(JA) 半導体装置は、第1のMISトランジスタ(LTr)と、第2のMISトランジスタ(HTr)とを備えている。第1のMISトランジスタは、第1の活性領域(1a)に形成された第1のチャネル領域(3a)と、第1のチャネル領域上に形成された高誘電率絶縁膜からなる第1のゲート絶縁膜(4a)と、第1のゲート絶縁膜上に接する第1の導電部(12a)及び第2の導電部(13a)を有する第1のゲート電極(20A)とを有している。第2のMISトランジスタは、第2の活性領域(1b)に形成された第2のチャネル領域(3b)と、第2のチャネル領域上に形成された高誘電率絶縁膜からなる第2のゲート絶縁膜(4b)と、第2のゲート絶縁膜上に接する第3の導電部(12b)及び第4の導電部(13b)を有する第2のゲート電極(20B)とを有している。第3の導電部は、第1の導電部よりも薄い膜厚で、且つ第1の導電部と同じ組成材料からなる。
États désignés : AE, AG, AL, AM, AO, AT, AU, AZ, BA, BB, BG, BH, BR, BW, BY, BZ, CA, CH, CN, CO, CR, CU, CZ, DE, DK, DM, DO, DZ, EC, EE, EG, ES, FI, GB, GD, GE, GH, GM, GT, HN, HR, HU, ID, IL, IN, IS, KE, KG, KM, KN, KP, KR, KZ, LA, LC, LK, LR, LS, LT, LU, LY, MA, MD, ME, MG, MK, MN, MW, MX, MY, MZ, NA, NG, NI, NO, NZ, OM, PG, PH, PL, PT, RO, RS, RU, SC, SD, SE, SG, SK, SL, SM, ST, SV, SY, TJ, TM, TN, TR, TT, TZ, UA, UG, US, UZ, VC, VN, ZA, ZM, ZW.
Organisation régionale africaine de la propriété intellectuelle (ARIPO) (BW, GH, GM, KE, LS, MW, MZ, NA, SD, SL, SZ, TZ, UG, ZM, ZW)
Office eurasien des brevets (OEAB) (AM, AZ, BY, KG, KZ, MD, RU, TJ, TM)
Office européen des brevets (OEB) (AT, BE, BG, CH, CY, CZ, DE, DK, EE, ES, FI, FR, GB, GR, HR, HU, IE, IS, IT, LT, LU, LV, MC, MT, NL, NO, PL, PT, RO, SE, SI, SK, TR)
Organisation africaine de la propriété intellectuelle (OAPI) (BF, BJ, CF, CG, CI, CM, GA, GN, GQ, GW, ML, MR, NE, SN, TD, TG).
Langue de publication : japonais (JA)
Langue de dépôt : japonais (JA)