WIPO logo
Mobile | Deutsch | English | Español | 日本語 | 한국어 | Português | Русский | 中文 | العربية |
PATENTSCOPE

Recherche dans les collections de brevets nationales et internationales
World Intellectual Property Organization
Recherche
 
Options de navigation
 
Traduction
 
Options
 
Quoi de neuf
 
Connexion
 
Aide
 
Traduction automatique
1. (WO2009090496) CIRCUITS DE SYNCHRONISATION DE NUMÉRISEUR
Dernières données bibliographiques dont dispose le Bureau international   

N° de publication :    WO/2009/090496    N° de la demande internationale :    PCT/IB2008/003947
Date de publication : 23.07.2009 Date de dépôt international : 10.12.2008
CIB :
H03K 5/151 (2006.01), H03K 5/156 (2006.01), G06F 1/04 (2006.01)
Déposants : ARCTIC SILICON DEVICES, AS [NO/NO]; Vestre Rosten 81, N-7075 Tiller (NO) (Tous Sauf US).
HERNES, Bjornar [NO/NO]; (NO) (US Seulement).
TELSTO, Frode [NO/NO]; (NO) (US Seulement).
ANDERSEN, Terje, Nortvedt [NO/NO]; (NO) (US Seulement)
Inventeurs : HERNES, Bjornar; (NO).
TELSTO, Frode; (NO).
ANDERSEN, Terje, Nortvedt; (NO)
Données relatives à la priorité :
61/013,498 13.12.2007 US
Titre (EN) ANALOG-TO-DIGITAL CONVERTER TIMING CIRCUITS
(FR) CIRCUITS DE SYNCHRONISATION DE NUMÉRISEUR
Abrégé : front page image
(EN)An analog-to-digital converter timing circuit disclosed herein uses a clock generation circuit that makes the analog-to-digital converter insensitive to input clock duty cycle. Minimum clock jitter is added to the clock signal while propagating through the disclosed circuit. A method and system are also disclosed to clock an interleaved pipelined ADC such that the operation is insensitive to input clock duty cycle and such that the clock jitter on the sampling clock edges is minimized.
(FR)La présente invention concerne un circuit de synchronisation de numériseur, lequel circuit met en œuvre un générateur de signaux d'horloge rendant le numériseur insensible au cycle de service du signal d'horloge d'entrée. Une gigue de signal d'horloge minimale est ajoutée au signal d'horloge pendant sa propagation dans le circuit de l'invention. L'invention concerne également un procédé et un système permettant de synchroniser un numériseur imbriqué en pipeline de façon que son fonctionnement soit rendu insensible au cycle de service du signal d'horloge d'entrée, et de façon à ramener à un minimum la gigue de signal d'horloge sur les bords des signaux de synchronisation d'échantillonnage.
États désignés : AE, AG, AL, AM, AO, AT, AU, AZ, BA, BB, BG, BH, BR, BW, BY, BZ, CA, CH, CN, CO, CR, CU, CZ, DE, DK, DM, DO, DZ, EC, EE, EG, ES, FI, GB, GD, GE, GH, GM, GT, HN, HR, HU, ID, IL, IN, IS, JP, KE, KG, KM, KN, KP, KR, KZ, LA, LC, LK, LR, LS, LT, LU, LY, MA, MD, ME, MG, MK, MN, MW, MX, MY, MZ, NA, NG, NI, NO, NZ, OM, PG, PH, PL, PT, RO, RS, RU, SC, SD, SE, SG, SK, SL, SM, ST, SV, SY, TJ, TM, TN, TR, TT, TZ, UA, UG, US, UZ, VC, VN, ZA, ZM, ZW.
Organisation régionale africaine de la propriété intellectuelle (ARIPO) (BW, GH, GM, KE, LS, MW, MZ, NA, SD, SL, SZ, TZ, UG, ZM, ZW)
Office eurasien des brevets (OEAB) (AM, AZ, BY, KG, KZ, MD, RU, TJ, TM)
Office européen des brevets (OEB) (AT, BE, BG, CH, CY, CZ, DE, DK, EE, ES, FI, FR, GB, GR, HR, HU, IE, IS, IT, LT, LU, LV, MC, MT, NL, NO, PL, PT, RO, SE, SI, SK, TR)
Organisation africaine de la propriété intellectuelle (OAPI) (BF, BJ, CF, CG, CI, CM, GA, GN, GQ, GW, ML, MR, NE, SN, TD, TG).
Langue de publication : anglais (EN)
Langue de dépôt : anglais (EN)