WIPO logo
Mobile | Deutsch | English | Español | 日本語 | 한국어 | Português | Русский | 中文 | العربية |
PATENTSCOPE

Recherche dans les collections de brevets nationales et internationales
World Intellectual Property Organization
Recherche
 
Options de navigation
 
Traduction
 
Options
 
Quoi de neuf
 
Connexion
 
Aide
 
Traduction automatique
1. (WO2009087855) PROCÉDÉ DE FABRICATION DE DISPOSITIF À SEMI-CONDUCTEUR
Dernières données bibliographiques dont dispose le Bureau international   

N° de publication :    WO/2009/087855    N° de la demande internationale :    PCT/JP2008/072647
Date de publication : 16.07.2009 Date de dépôt international : 12.12.2008
CIB :
H01L 21/301 (2006.01), H01L 21/338 (2006.01), H01L 21/66 (2006.01), H01L 29/47 (2006.01), H01L 29/778 (2006.01), H01L 29/812 (2006.01), H01L 29/872 (2006.01), H01L 33/06 (2010.01), H01L 33/32 (2010.01), H01S 5/323 (2006.01)
Déposants : SUMITOMO ELECTRIC INDUSTRIES, LTD. [JP/JP]; 5-33 Kitahama 4-chome, Chuo-ku, Osaka-shi, Osaka, 5410041 (JP) (Tous Sauf US).
NAKAHATA, Seiji [JP/JP]; (JP) (US Seulement).
FUJIWARA, Shinsuke [JP/JP]; (JP) (US Seulement)
Inventeurs : NAKAHATA, Seiji; (JP).
FUJIWARA, Shinsuke; (JP)
Mandataire : NAKANO, Minoru; c/o Sumitomo Electric Industries, Ltd., 1-3 Shimaya 1-chome, Konohana-ku, Osaka-shi, Osaka 5540024 (JP)
Données relatives à la priorité :
2008-000635 07.01.2008 JP
Titre (EN) SEMICONDUCTOR DEVICE MANUFACTURING METHOD
(FR) PROCÉDÉ DE FABRICATION DE DISPOSITIF À SEMI-CONDUCTEUR
(JA) 半導体デバイスの製造方法
Abrégé : front page image
(EN)Provided is a semiconductor device manufacturing method wherein a failure generating rate in chip separation is reduced and yield is improved. The semiconductor device manufacturing method has a dislocation density evaluating step of measuring dislocation density of a cross-section which intersects with the main surface in a GaN substrate and selecting the GaN substrate having a dislocation density of a prescribed value or less; and a separating step of separating the substrate into chips after laminating a functional element section on the GaN substrate selected in the dislocation density evaluating step.
(FR)L'invention porte sur un procédé de fabrication de dispositif à semi-conducteur dans lequel un taux de génération de défaut dans la séparation de puce est réduit et la productivité est améliorée. Le procédé de fabrication de dispositif à semi-conducteur possède une étape d'évaluation de densité de dislocation consistant à mesurer une densité de dislocation d'une section transversale qui coupe la surface principale dans un substrat GaN et à sélectionner le substrat GaN ayant une densité de dislocation d'une valeur prescrite ou inférieure, et une étape de séparation consistant à séparer le substrat en puces après la stratification d'une section d'élément fonctionnel sur le substrat GaN sélectionné dans l'étape d'évaluation de densité de dislocation.
(JA) 本発明は、チップ分割時の不良発生率が低減され、歩留まりの向上が図られた半導体デバイスの製造方法を提供する。  本発明の半導体デバイスの製造方法は、GaN基板中の主面と交差する断面の転位密度を測定し、当該転位密度が一定の数値以下であるGaN基板を選択する転位密度評価工程と、転位密度評価工程で選択されたGaN基板上に機能素子部を積層した後、チップ状に分割する分割工程と、を有する。
États désignés : AE, AG, AL, AM, AO, AT, AU, AZ, BA, BB, BG, BH, BR, BW, BY, BZ, CA, CH, CN, CO, CR, CU, CZ, DE, DK, DM, DO, DZ, EC, EE, EG, ES, FI, GB, GD, GE, GH, GM, GT, HN, HR, HU, ID, IL, IN, IS, KE, KG, KM, KN, KP, KR, KZ, LA, LC, LK, LR, LS, LT, LU, LY, MA, MD, ME, MG, MK, MN, MW, MX, MY, MZ, NA, NG, NI, NO, NZ, OM, PG, PH, PL, PT, RO, RS, RU, SC, SD, SE, SG, SK, SL, SM, ST, SV, SY, TJ, TM, TN, TR, TT, TZ, UA, UG, US, UZ, VC, VN, ZA, ZM, ZW.
Organisation régionale africaine de la propriété intellectuelle (ARIPO) (BW, GH, GM, KE, LS, MW, MZ, NA, SD, SL, SZ, TZ, UG, ZM, ZW)
Office eurasien des brevets (OEAB) (AM, AZ, BY, KG, KZ, MD, RU, TJ, TM)
Office européen des brevets (OEB) (AT, BE, BG, CH, CY, CZ, DE, DK, EE, ES, FI, FR, GB, GR, HR, HU, IE, IS, IT, LT, LU, LV, MC, MT, NL, NO, PL, PT, RO, SE, SI, SK, TR)
Organisation africaine de la propriété intellectuelle (OAPI) (BF, BJ, CF, CG, CI, CM, GA, GN, GQ, GW, ML, MR, NE, SN, TD, TG).
Langue de publication : japonais (JA)
Langue de dépôt : japonais (JA)