WIPO logo
Mobile | Deutsch | English | Español | 日本語 | 한국어 | Português | Русский | 中文 | العربية |
PATENTSCOPE

Recherche dans les collections de brevets nationales et internationales
World Intellectual Property Organization
Recherche
 
Options de navigation
 
Traduction
 
Options
 
Quoi de neuf
 
Connexion
 
Aide
 
Traduction automatique
1. (WO2009086878) MONTAGE ÉLECTRIQUE ET PROCÉDÉ POUR GÉNÉRER UN VRAI NOMBRE ALÉATOIRE, SPÉCIFIQUE DU MONTAGE ET NON VARIABLE DANS LE TEMPS
Dernières données bibliographiques dont dispose le Bureau international   

N° de publication :    WO/2009/086878    N° de la demande internationale :    PCT/EP2008/010520
Date de publication : 16.07.2009 Date de dépôt international : 11.12.2008
CIB :
G06F 7/58 (2006.01)
Déposants : MICRONAS GMBH [DE/DE]; Hans-Bunte-Strasse 19, 79108 Freiburg (DE) (Tous Sauf US).
LAZICH, Dejan [DE/DE]; (DE) (US Seulement).
WUENSCHE, Micaela [DE/DE]; (DE) (US Seulement).
KALUZA, Sebastian [DE/DE]; (DE) (US Seulement)
Inventeurs : LAZICH, Dejan; (DE).
WUENSCHE, Micaela; (DE).
KALUZA, Sebastian; (DE)
Mandataire : WESTPHAL, MUSSGNUG & PARTNER; Am Riettor 5, 78048 Villingen-Schwenningen (DE)
Données relatives à la priorité :
10 2008 003 946.2 11.01.2008 DE
Titre (DE) SCHALTUNG UND VERFAHREN ZUR GENERIERUNG EINER ECHTEN, SCHALTUNGSSPEZIFISCHEN UND ZEITINVARIANTEN ZUFALLSZAHL
(EN) CIRCUIT AND METHOD FOR GENERATING A TRUE, CIRCUIT-SPECIFIC AND TIME-INVARIANT RANDOM NUMBER
(FR) MONTAGE ÉLECTRIQUE ET PROCÉDÉ POUR GÉNÉRER UN VRAI NOMBRE ALÉATOIRE, SPÉCIFIQUE DU MONTAGE ET NON VARIABLE DANS LE TEMPS
Abrégé : front page image
(DE)Die Erfindung betrifft eine Schaltung zur Erzeugung einer echten, schaltungsspezifischen und zeitinvarianten binären Zufallszahl mit: einer Matrix von K-L Verzögerungselementen, die mittels L-1 einfachen oder zweifachen Kommutationsschaltungen miteinander zu Ketten von Verzögerungselementen der Länge L verschaltbar sind, einem vor die Matrix geschalteten einfachen oder zweifachen Demultiplexer, einem hinter die Matrix geschalteten einfachen oder zweifachen Multiplexer, und einem Laufzeit- oder Zahlenkomparator, wobei die Stellung der Kommutationsschaltungen, des Demultiplexers und des Multiplexers durch ein Steuersignal vorgebbar ist, wobei die Schaltung einen Kanalcode-Codierer, mit dem Codeworte eines Kanalcodes erzeugbar sind, und einen Umcodierer, mit dem Codeworte des Kanalcodes zum Steuersignal der L-1 einfachen oder zweifachen Kommutationsschaltungen umcodierbar sind, aufweist und ein Verfahren zur Erzeugung einer echten, schaltungsspezifischen und zeitinvarianten Zufallszahl mittels einer Matrix von L-K Verzögerungselementen, L-1 einfachen oder zweifachen Kommutationsschaltungen, eines vor die Matrix geschalteten einfachen oder zweifachen Demultiplexers, eines hinter die Matrix geschalteten einfachen oder zweifachen Multiplexer, und eines Laufzeit- oder Zahlenkomparators, aufweisend zumindest die Schritte a) Erzeugen eines Codewortes eines Kanalcodes, b) Umcodieren eines Codewortes eines Kanalcodes zu einem Auswahlcode, c) Erzeugen von Ketten von L Verzögerungselementen durch Einstellen einer dem Codewort des Äuswahlcodes entsprechenden Einstellung der L-1 einfachen oder zweifachen Kommutationsschaltungen, des einfachen oder zweifachen Demultiplexers und des einfachen oder zweifachen Multiplexers, d) paarweises Vergleichen von durch die Verzögerungszeiten von zwei durch die dem Codewort des Kanalcodes entsprechende Einstellung der L-1 Kommutationsschaltungen definierten Ketten von L Verzögerungselementen bestimmten Größen mittels eines Zahlen- oder Verzögerungskomparators zur Erzeugung eines Bits der echten, schaltungsspezifischen und zeitinvarianten Zufallszahl.
(EN)The invention relates to a circuit for generating a true, circuit-specific and time-invariant random binary number, having: a matrix of K-L delay elements that can be connected to each other by means of L-1 single or double commutation circuits into chains of delay elements of length L, a single or double demultiplexer connected before the matrix, a single or double multiplexer connection after the matrix, and a run time or number comparator, wherein the setting of the commutation circuits, the demultiplexer, and the multiplexer can be prescribed by a control signal, wherein the circuit comprises a channel code encoder whereby code words of a channel code can be generated and a transcriber, whereby code words of the channel code can be transcribed into the control signal of the L-1 single or double commutation circuits, and a method for generating a true, circuit-specific and time-invariant random number by means of a matrix of L-K delay elements, L-1 single or double commutation circuits, a single or double demultiplexer connected before the matrix, a single or double multiplexer connection after the matrix, and a run time or number comparator, comprising at least the steps a) generating a code word of a channel code, b) transcribing a code word of a channel code to a selection code, c) generating chains of L delay elements by setting a setting corresponding to the code word of the selection code for the L-1 single or double commutation circuits, the single or double demultiplexer, and the single or double multiplexer, d) pairwise comparing of two variables determined by the delay times of two chains defined by the setting of the L-1 commutation circuits corresponding to the code word of the channel code, by means of a number or delay comparator for generating a bit of the true, circuit-specific and time-invariant random number.
(FR)L'invention concerne un montage électrique pour générer un vrai nombre aléatoire, spécifique du montage et non variable dans le temps, comportant : une matrice de K-L éléments de temporisation qui, au moyen de L-1 circuits de commutation simples ou doubles, peuvent être reliés entre eux en chaînes d'éléments de temporisation de longueur L ; un démultiplexeur simple ou double, monté avant la matrice; un multiplexeur simple ou double, monté après la matrice ; et un comparateur de temps de propagation ou de nombres. Sachant que la position des circuits de commutation, du démultiplexeur et du multiplexeur peut être prédéterminée par un signal de commande, et que le montage présente : un codeur de code de canal, qui permet de générer des mots de code d'un code de canal ; et un transcodeur, avec lequel les mots de code du signal de canal peuvent être transcodés pour former le signal de commande des L-1 circuits de commutation simples ou doubles. L'invention concerne également un procédé pour générer un vrai nombre aléatoire, spécifique du montage et non variable dans le temps, au moyen d'une matrice de L-K éléments de temporisation de L-1 circuits de commutation simples ou doubles, d'un démultiplexeur simple ou double monté avant la matrice, d'un multiplexeur simple ou double monté après la matrice, et d'un comparateur de temps de propagation ou de nombres. Ce procédé présente au moins les étapes suivantes : a) production d'un mot de code d'un code de canal ; b) transcodage d'un mot de code d'un code de canal en un code de sélection ; c) production de chaînes de L éléments de temporisation en réglant un réglage, correspondant au mot de code du code de sélection, des L-1 circuits de commutation simples ou doubles, du démultiplexeur simple ou double et du multiplexeur simple ou double ; d) au moyen d'un comparateur de nombres ou de temporisation et afin de générer un bit du vrai nombre aléatoire spécifique du montage et non variable dans le temps, comparaison par paires des durées de temporisation de deux chaînes de L éléments de temporisation de tailles données, chaînes qui sont définies par le réglage, correspondant au mot de code du code de canal, des L-1 circuits de commutation.
États désignés : AE, AG, AL, AM, AO, AT, AU, AZ, BA, BB, BG, BH, BR, BW, BY, BZ, CA, CH, CN, CO, CR, CU, CZ, DK, DM, DO, DZ, EC, EE, EG, ES, FI, GB, GD, GE, GH, GM, GT, HN, HR, HU, ID, IL, IN, IS, JP, KE, KG, KM, KN, KP, KR, KZ, LA, LC, LK, LR, LS, LT, LU, LY, MA, MD, ME, MG, MK, MN, MW, MX, MY, MZ, NA, NG, NI, NO, NZ, OM, PG, PH, PL, PT, RO, RS, RU, SC, SD, SE, SG, SK, SL, SM, ST, SV, SY, TJ, TM, TN, TR, TT, TZ, UA, UG, US, UZ, VC, VN, ZA, ZM, ZW.
Organisation régionale africaine de la propriété intellectuelle (ARIPO) (BW, GH, GM, KE, LS, MW, MZ, NA, SD, SL, SZ, TZ, UG, ZM, ZW)
Office eurasien des brevets (OEAB) (AM, AZ, BY, KG, KZ, MD, RU, TJ, TM)
Office européen des brevets (OEB) (AT, BE, BG, CH, CY, CZ, DE, DK, EE, ES, FI, FR, GB, GR, HR, HU, IE, IS, IT, LT, LU, LV, MC, MT, NL, NO, PL, PT, RO, SE, SI, SK, TR)
Organisation africaine de la propriété intellectuelle (OAPI) (BF, BJ, CF, CG, CI, CM, GA, GN, GQ, GW, ML, MR, NE, SN, TD, TG).
Langue de publication : allemand (DE)
Langue de dépôt : allemand (DE)