WIPO logo
Mobile | Deutsch | English | Español | 日本語 | 한국어 | Português | Русский | 中文 | العربية |
PATENTSCOPE

Recherche dans les collections de brevets nationales et internationales
World Intellectual Property Organization
Recherche
 
Options de navigation
 
Traduction
 
Options
 
Quoi de neuf
 
Connexion
 
Aide
 
Traduction automatique
1. (WO2009085363) CIRCUIT DE DÉSACTIVATION DE CI
Dernières données bibliographiques dont dispose le Bureau international   

N° de publication :    WO/2009/085363    N° de la demande internationale :    PCT/US2008/078922
Date de publication : 09.07.2009 Date de dépôt international : 06.10.2008
CIB :
G11C 7/24 (2006.01), H01L 23/58 (2006.01), H01L 23/60 (2006.01), H02H 9/04 (2006.01)
Déposants : ARIZONA BOARD OF REGENTS FOR AND ON BEHALF OF ARIZONA STATE UNIVERSITY [US/US]; 1475 North Scottsdale Road Skysong - Suite 200 Scottsdale, AZ 85257 (US) (Tous Sauf US).
CLARK, Lawrence, T. [US/US]; (US) (US Seulement).
SHEERIN, Fionn [CA/US]; (US) (US Seulement)
Inventeurs : CLARK, Lawrence, T.; (US).
SHEERIN, Fionn; (US)
Mandataire : BEVINS, R., Chad; (US)
Données relatives à la priorité :
60/977,992 05.10.2007 US
Titre (EN) IC DISABLING CIRCUIT
(FR) CIRCUIT DE DÉSACTIVATION DE CI
Abrégé : front page image
(EN)Systems and methods for disabling a secure Integrated Circuit (IC) are provided. In general, in response to detecting an event such as an intrusion on the secure IC, a supply voltage (VDD) node of the secure IC is clamped to, or effectively short circuited to, a reference voltage (Vss) node of the secure IC. The disabling of the secure IC may be temporary or permanent. In one embodiment, the disabling of the secure IC is made permanent by setting a state of a non-volatile memory element on the secure IC. In one embodiment, the non-volatile memory element is a thin gate transistor, wherein a thin gate oxide of the thin gate transistor is blown such that the thin gate transistor operates as a fuse.
(FR)L'invention concerne des systèmes et des procédés pour désactiver un circuit intégré (CI) sécurisé. En général, en réponse à la détection d'un événement tel qu'une intrusion sur le CI sécurisé, un nœud de tension d'alimentation (VDD) du CI sécurisé est connecté ou réellement court-circuité à un nœud de tension de référence (Vss) du CI sécurisé. La désactivation du CI sécurisé peut être temporaire ou permanente. Dans un mode de réalisation, la désactivation du CI sécurisé est rendue permanente en fixant un état d'un élément de mémoire non volatile sur le CI sécurisé. Dans un mode de réalisation, l'élément de mémoire non volatile est un transistor à porte mince dans lequel un oxyde de porte mince du transistor à porte mince est gonflé de telle sorte que le transistor à porte mince fait office de fusible.
États désignés : AE, AG, AL, AM, AO, AT, AU, AZ, BA, BB, BG, BH, BR, BW, BY, BZ, CA, CH, CN, CO, CR, CU, CZ, DE, DK, DM, DO, DZ, EC, EE, EG, ES, FI, GB, GD, GE, GH, GM, GT, HN, HR, HU, ID, IL, IN, IS, JP, KE, KG, KM, KN, KP, KR, KZ, LA, LC, LK, LR, LS, LT, LU, LY, MA, MD, ME, MG, MK, MN, MW, MX, MY, MZ, NA, NG, NI, NO, NZ, OM, PG, PH, PL, PT, RO, RS, RU, SC, SD, SE, SG, SK, SL, SM, ST, SV, SY, TJ, TM, TN, TR, TT, TZ, UA, UG, US, UZ, VC, VN, ZA, ZM, ZW.
Organisation régionale africaine de la propriété intellectuelle (ARIPO) (BW, GH, GM, KE, LS, MW, MZ, NA, SD, SL, SZ, TZ, UG, ZM, ZW)
Office eurasien des brevets (OEAB) (AM, AZ, BY, KG, KZ, MD, RU, TJ, TM)
Office européen des brevets (OEB) (AT, BE, BG, CH, CY, CZ, DE, DK, EE, ES, FI, FR, GB, GR, HR, HU, IE, IS, IT, LT, LU, LV, MC, MT, NL, NO, PL, PT, RO, SE, SI, SK, TR)
Organisation africaine de la propriété intellectuelle (OAPI) (BF, BJ, CF, CG, CI, CM, GA, GN, GQ, GW, ML, MR, NE, SN, TD, TG).
Langue de publication : anglais (EN)
Langue de dépôt : anglais (EN)