WIPO logo
Mobile | Deutsch | English | Español | 日本語 | 한국어 | Português | Русский | 中文 | العربية |
PATENTSCOPE

Recherche dans les collections de brevets nationales et internationales
World Intellectual Property Organization
Recherche
 
Options de navigation
 
Traduction
 
Options
 
Quoi de neuf
 
Connexion
 
Aide
 
Traduction automatique
1. (WO2009084943) SYSTÈME SERVANT À AUGMENTER LE DÉBIT D'UN DISPOSITIF DE MÉMOIRE
Dernières données bibliographiques dont dispose le Bureau international   

N° de publication :    WO/2009/084943    N° de la demande internationale :    PCT/MY2009/000002
Date de publication : 09.07.2009 Date de dépôt international : 02.01.2009
Demande présentée en vertu du Chapitre 2 :    31.07.2009    
CIB :
G06F 13/14 (2006.01)
Déposants : MIMOS BERHAD [MY/MY]; Technology Park of Malaysia Bukit Jalil 57000 Kuala Lumpur (MY) (Tous Sauf US).
MOHD, Yusri, Bin, Mohamad, Yusof [MY/MY]; (MY) (US Seulement)
Inventeurs : MOHD, Yusri, Bin, Mohamad, Yusof; (MY)
Mandataire : MOHAN, K.; Adastra Intellectual Property SDN BHD, P.O. Box 43, Suite 2B, Level 7, Menara Dato Onn, 45, Jalan Tun Ismail, 50480 Kuala Lumpur (MY)
Données relatives à la priorité :
PI 20080002 02.01.2008 MY
Titre (EN) SYSTEM FOR INCREASING THROUGHPUT FOR MEMORY DEVICE
(FR) SYSTÈME SERVANT À AUGMENTER LE DÉBIT D'UN DISPOSITIF DE MÉMOIRE
Abrégé : front page image
(EN)The present invention provides a system for increasing the throughput for a memory subsystem, in particular one that includes a pipelined memory device and a non-cached single-bus processor core. With this system, total latency, of the memory subsystem is reduced and thus throughput is increased, said condition is achieved with the introduction of at least two sliding window buffers within the memory controller of the present invention.
(FR)La présente invention concerne un système servant à augmenter le débit d'un sous-système de mémoire, en particulier un sous-système qui comprend un dispositif de mémoire pipeline et un cœur de processeur à bus unique sans antémémoire. Grâce à ce système, la latence totale du sous-système de mémoire est réduite et le débit est ainsi augmenté, ladite condition étant réalisée au moyen de l'introduction d'au moins deux mémoires tampons de fenêtre dynamique dans le contrôleur de mémoire de la présente invention.
États désignés : AE, AG, AL, AM, AO, AT, AU, AZ, BA, BB, BG, BH, BR, BW, BY, BZ, CA, CH, CN, CO, CR, CU, CZ, DE, DK, DM, DO, DZ, EC, EE, EG, ES, FI, GB, GD, GE, GH, GM, GT, HN, HR, HU, ID, IL, IN, IS, JP, KE, KG, KM, KN, KP, KR, KZ, LA, LC, LK, LR, LS, LT, LU, LY, MA, MD, ME, MG, MK, MN, MW, MX, MY, MZ, NA, NG, NI, NO, NZ, OM, PG, PH, PL, PT, RO, RS, RU, SC, SD, SE, SG, SK, SL, SM, ST, SV, SY, TJ, TM, TN, TR, TT, TZ, UA, UG, US, UZ, VC, VN, ZA, ZM, ZW.
Organisation régionale africaine de la propriété intellectuelle (ARIPO) (BW, GH, GM, KE, LS, MW, MZ, NA, SD, SL, SZ, TZ, UG, ZM, ZW)
Office eurasien des brevets (OEAB) (AM, AZ, BY, KG, KZ, MD, RU, TJ, TM)
Office européen des brevets (OEB) (AT, BE, BG, CH, CY, CZ, DE, DK, EE, ES, FI, FR, GB, GR, HR, HU, IE, IS, IT, LT, LU, LV, MC, MK, MT, NL, NO, PL, PT, RO, SE, SI, SK, TR)
Organisation africaine de la propriété intellectuelle (OAPI) (BF, BJ, CF, CG, CI, CM, GA, GN, GQ, GW, ML, MR, NE, SN, TD, TG).
Langue de publication : anglais (EN)
Langue de dépôt : anglais (EN)