WIPO logo
Mobile | Deutsch | English | Español | 日本語 | 한국어 | Português | Русский | 中文 | العربية |
PATENTSCOPE

Recherche dans les collections de brevets nationales et internationales
World Intellectual Property Organization
Recherche
 
Options de navigation
 
Traduction
 
Options
 
Quoi de neuf
 
Connexion
 
Aide
 
Traduction automatique
1. (WO2009084242) SUBSTRAT SEMI-CONDUCTEUR ET PROCÉDÉ DE FABRICATION DE SUBSTRAT SEMI-CONDUCTEUR
Dernières données bibliographiques dont dispose le Bureau international   

N° de publication :    WO/2009/084242    N° de la demande internationale :    PCT/JP2008/004041
Date de publication : 09.07.2009 Date de dépôt international : 26.12.2008
CIB :
H01L 21/205 (2006.01), H01L 21/20 (2006.01), H01L 21/331 (2006.01), H01L 21/338 (2006.01), H01L 29/26 (2006.01), H01L 29/737 (2006.01), H01L 29/778 (2006.01), H01L 29/812 (2006.01)
Déposants : SUMITOMO CHEMICAL COMPANY, LIMITED [JP/JP]; 27-1, Shinkawa 2-chome, Chuo-ku, Tokyo 1048260 (JP) (Tous Sauf US).
The University of Tokyo [JP/JP]; 3-1, Hongo 7-chome, Bunkyo-ku, Tokyo 1138654 (JP) (Tous Sauf US).
TAKADA, Tomoyuki [JP/JP]; (JP) (US Seulement).
YAMANAKA, Sadanori [JP/JP]; (JP) (US Seulement).
HATA, Masahiko [JP/JP]; (JP) (US Seulement).
YAMAMOTO, Taketsugu [JP/JP]; (JP) (US Seulement).
WADA, Kazumi [JP/JP]; (JP) (US Seulement)
Inventeurs : TAKADA, Tomoyuki; (JP).
YAMANAKA, Sadanori; (JP).
HATA, Masahiko; (JP).
YAMAMOTO, Taketsugu; (JP).
WADA, Kazumi; (JP)
Mandataire : HAYASHI, Shigenori; 5F, Shinjuku Square Tower 22-1, Nishi-Shinjuku 6-chome Shinjuku-ku, Tokyo 1631105 (JP)
Données relatives à la priorité :
2007-341412 28.12.2007 JP
Titre (EN) SEMICONDUCTOR SUBSTRATE AND METHOD FOR MANUFACTURING SEMICONDUCTOR SUBSTRATE
(FR) SUBSTRAT SEMI-CONDUCTEUR ET PROCÉDÉ DE FABRICATION DE SUBSTRAT SEMI-CONDUCTEUR
(JA) 半導体基板および半導体基板の製造方法
Abrégé : front page image
(EN)Disclosed is a high-quality GaAs crystalline thin film wherein a low-cost Si substrate having excellent heat dissipating characteristics is used. The semiconductor substrate is provided with a single crystal Si substrate, an insulating layer which is formed on the substrate and has an opening region, a Ge layer epitaxially grown on the substrate in the opening region, and a GaAs layer epitaxially grown on the Ge layer. The Ge layer is formed by introducing the substrate into a CVD reaction chamber which can be brought into an ultrahigh vacuum depressurized state, performing first epitaxial growth at a first temperature at which a material gas can be thermally decomposed, performing second epitaxial growth at a second temperature higher than the first temperature, performing first annealing to the epitaxial layer formed by the first and the second epitaxial growth, at a third temperature not reaching the melting point of Ge, and performing second annealing at a fourth temperature lower than the third temperature.
(FR)La présente invention a trait à une couche mince cristalline de GaAs de qualité dans laquelle un substrat de Si à faible coût doté d'excellentes caractéristiques de dissipation thermique est utilisé. Le substrat semi-conducteur est pourvu d'un substrat de Si monocristallin, d'une couche isolante qui est formée sur le substrat et est dotée d'une zone d'ouverture, d'une couche de Ge ayant été soumise à une croissance épitaxiale sur le substrat dans la zone d'ouverture et d'une couche de GaAs ayant été soumise à une croissance épitaxiale sur la couche de Ge. La couche de Ge est formée à l'aide des étapes consistant à introduire le substrat dans une chambre de réaction de dépôt chimique en phase vapeur qui peut être amenée dans un état dépressurisé sous ultravide, à effectuer une première croissance épitaxiale à une première température à laquelle un gaz de matériau peut être thermiquement décomposé, à effectuer une seconde croissance épitaxiale à une deuxième température supérieure à la première température, à effectuer un premier recuit sur la couche épitaxiale formée au moyen de la première et de la seconde croissance épitaxiale, à une troisième température n'atteignant pas le point de fusion de Ge, et à effectuer un second recuit à une quatrième température inférieure à la troisième température.
(JA) 安価な、また、放熱特性に優れたSi基板を用いて、良質なGaAs系の結晶薄膜を得る。単結晶Siの基板と、基板の上に形成され、開口領域を有する絶縁層と、開口領域の基板上にエピタキシャル成長されたGe層と、Ge層の上にエピタキシャル成長されたGaAs層と、を備え、Ge層は、超高真空の減圧状態にできるCVD反応室に基板を導入し、原料ガスを熱分解できる第1温度で第1のエピタキシャル成長を実施し、第1温度より高い第2温度で第2のエピタキシャル成長を実施し、第1および第2のエピタキシャル成長を実施したエピタキシャル層をGeの融点に達しない第3温度で第1のアニールを実施し、第3温度より低い第4温度で第2のアニールを実施して形成された半導体基板を提供する。
États désignés : AE, AG, AL, AM, AO, AT, AU, AZ, BA, BB, BG, BH, BR, BW, BY, BZ, CA, CH, CN, CO, CR, CU, CZ, DE, DK, DM, DO, DZ, EC, EE, EG, ES, FI, GB, GD, GE, GH, GM, GT, HN, HR, HU, ID, IL, IN, IS, KE, KG, KM, KN, KP, KR, KZ, LA, LC, LK, LR, LS, LT, LU, LY, MA, MD, ME, MG, MK, MN, MW, MX, MY, MZ, NA, NG, NI, NO, NZ, OM, PG, PH, PL, PT, RO, RS, RU, SC, SD, SE, SG, SK, SL, SM, ST, SV, SY, TJ, TM, TN, TR, TT, TZ, UA, UG, US, UZ, VC, VN, ZA, ZM, ZW.
Organisation régionale africaine de la propriété intellectuelle (ARIPO) (BW, GH, GM, KE, LS, MW, MZ, NA, SD, SL, SZ, TZ, UG, ZM, ZW)
Office eurasien des brevets (OEAB) (AM, AZ, BY, KG, KZ, MD, RU, TJ, TM)
Office européen des brevets (OEB) (AT, BE, BG, CH, CY, CZ, DE, DK, EE, ES, FI, FR, GB, GR, HR, HU, IE, IS, IT, LT, LU, LV, MC, MT, NL, NO, PL, PT, RO, SE, SI, SK, TR)
Organisation africaine de la propriété intellectuelle (OAPI) (BF, BJ, CF, CG, CI, CM, GA, GN, GQ, GW, ML, MR, NE, SN, TD, TG).
Langue de publication : japonais (JA)
Langue de dépôt : japonais (JA)