WIPO logo
Mobile | Deutsch | English | Español | 日本語 | 한국어 | Português | Русский | 中文 | العربية |
PATENTSCOPE

Recherche dans les collections de brevets nationales et internationales
World Intellectual Property Organization
Recherche
 
Options de navigation
 
Traduction
 
Options
 
Quoi de neuf
 
Connexion
 
Aide
 
Traduction automatique
1. (WO2009084108) APPAREIL D'ESSAI DE SEMI-CONDUCTEUR
Dernières données bibliographiques dont dispose le Bureau international   

N° de publication :    WO/2009/084108    N° de la demande internationale :    PCT/JP2007/075311
Date de publication : 09.07.2009 Date de dépôt international : 28.12.2007
CIB :
G01R 31/3183 (2006.01), H03K 5/00 (2006.01)
Déposants : ADVANTEST CORPORATION [JP/JP]; 32-1, Asahicho 1-chome, Nerima-ku, Tokyo 1790071 (JP) (Tous Sauf US).
KAWAUME, Yoshinori [JP/JP]; (JP) (US Seulement)
Inventeurs : KAWAUME, Yoshinori; (JP)
Mandataire : MORI, Tetsuya; Nichiei Kokusai Tokkyo Jimusho Yusen Iwamotocho Bldg. 8th Floor 3-3, Iwamoto-cho 2-chome Chiyoda-ku Tokyo 1010032 (JP)
Données relatives à la priorité :
Titre (EN) SEMICONDUCTOR TEST APPARATUS
(FR) APPAREIL D'ESSAI DE SEMI-CONDUCTEUR
(JA) 半導体試験装置
Abrégé : front page image
(EN)A reduction in circuit scale and a reduction in power consumption are achieved. On the basis of a test pattern, a semiconductor test apparatus applies a waveform, corresponding to an output of a flip-flop whose state transition timing is controlled, to a device to be tested, thus testing the device. The apparatus includes a clock resolution skew adjust unit that receives a SET signal for changing the flip-flop to a set mode and a RESET signal for changing the flip-flop to a reset mode such that the unit is common to delay data for set and delay data for reset. Since a memory and a latch circuit in the clock resolution skew adjust unit are shared, a reduction in circuit scale and a reduction in power consumption can be achieved.
(FR)Selon l'invention, une réduction d'échelle de circuit et une réduction de consommation d'énergie électrique sont obtenues. Sur la base d'un schéma d'essai, un appareil d'essai de semi-conducteur applique une forme d'onde, correspondant à une sortie d'une bascule bistable dont le minutage de transition d'état est contrôlé, à un dispositif à tester, pour ainsi tester le dispositif. L'appareil comprend une unité de réglage d'inclinaison de résolution d'horloge qui reçoit un signal INITIALISATION pour mettre la bascule bistable en mode d'initialisation et un signal REINITIALISATION pour mettre la bascule bistable en mode de réinitialisation de sorte que l'unité est commune aux données de retard pour l'initialisation et données de retard pour la réinitialisation. Etant donné qu'une mémoire et un circuit de verrouillage dans l'unité de réglage d'inclinaison de résolution d'horloge sont partagés, une réduction d'échelle de circuit et une réduction de consommation d'énergie électrique peuvent être obtenues.
(JA)回路規模の削減、消費電力の低減を実現する。半導体試験装置は、テストパターンに基づいて状態遷移タイミングが制御されるフリップフロップの出力に対応する波形を被試験デバイスに与えて試験を行う装置である。フリップフロップをセット状態に遷移させるためのSET信号とリセット状態に遷移させるためのRESET信号とを入力とするクロック分解能スキューアジャスト部を、セット用遅延データおよびリセット用遅延データに共通に設ける。クロック分解能スキューアジャスト部の内部のメモリやラッチ回路を共用できるので、回路規模の削減および消費電力の低減を実現できる。
États désignés : AE, AG, AL, AM, AO, AT, AU, AZ, BA, BB, BG, BH, BR, BW, BY, BZ, CA, CH, CN, CO, CR, CU, CZ, DE, DK, DM, DO, DZ, EC, EE, EG, ES, FI, GB, GD, GE, GH, GM, GT, HN, HR, HU, ID, IL, IN, IS, JP, KE, KG, KM, KN, KP, KR, KZ, LA, LC, LK, LR, LS, LT, LU, LY, MA, MD, ME, MG, MK, MN, MW, MX, MY, MZ, NA, NG, NI, NO, NZ, OM, PG, PH, PL, PT, RO, RS, RU, SC, SD, SE, SG, SK, SL, SM, SV, SY, TJ, TM, TN, TR, TT, TZ, UA, UG, US, UZ, VC, VN, ZA, ZM, ZW.
Organisation régionale africaine de la propriété intellectuelle (ARIPO) (BW, GH, GM, KE, LS, MW, MZ, NA, SD, SL, SZ, TZ, UG, ZM, ZW)
Office eurasien des brevets (OEAB) (AM, AZ, BY, KG, KZ, MD, RU, TJ, TM)
Office européen des brevets (OEB) (AT, BE, BG, CH, CY, CZ, DE, DK, EE, ES, FI, FR, GB, GR, HU, IE, IS, IT, LT, LU, LV, MC, MT, NL, PL, PT, RO, SE, SI, SK, TR)
Organisation africaine de la propriété intellectuelle (OAPI) (BF, BJ, CF, CG, CI, CM, GA, GN, GQ, GW, ML, MR, NE, SN, TD, TG).
Langue de publication : japonais (JA)
Langue de dépôt : japonais (JA)