WIPO logo
Mobile | Deutsch | English | Español | 日本語 | 한국어 | Português | Русский | 中文 | العربية |
PATENTSCOPE

Recherche dans les collections de brevets nationales et internationales
World Intellectual Property Organization
Recherche
 
Options de navigation
 
Traduction
 
Options
 
Quoi de neuf
 
Connexion
 
Aide
 
Traduction automatique
1. (WO2009083890) APPAREIL ET PROCÉDÉ POUR UN BOÎTIER À L'ÉCHELLE DE LA PUCE AVEC DES CONDENSATEURS SERVANT DE BILLES
Dernières données bibliographiques dont dispose le Bureau international   

N° de publication :    WO/2009/083890    N° de la demande internationale :    PCT/IB2008/055485
Date de publication : 09.07.2009 Date de dépôt international : 22.12.2008
CIB :
H05K 1/02 (2006.01), H05K 1/14 (2006.01)
Déposants : NXP B.V. [NL/NL]; NXP Semiconductors IP & L, High Tech Campus 60, NL-5656 AG Eindhoven (NL) (Tous Sauf US).
BERGVELD, Hendrik Johannes [NL/NL]; (US) (US Seulement).
WEEKAMP, Johannes Wilhelmus [NL/NL]; (US) (US Seulement).
GRUNSVEN, Eric Cornelis Egbertus Van [NL/NL]; (US) (US Seulement)
Inventeurs : BERGVELD, Hendrik Johannes; (US).
WEEKAMP, Johannes Wilhelmus; (US).
GRUNSVEN, Eric Cornelis Egbertus Van; (US)
Mandataire : WILLIAMSON, Paul; c/o NXP Semiconductors, IP & L Department, Betchworth House, 57-65 Station Road, Redhill Surrey RH1 1DL (GB)
Données relatives à la priorité :
61/016,962 27.12.2007 US
Titre (EN) APPARATUS AND METHOD FOR CHIP-SCALE PACKAGE WITH CAPACITORS AS BUMPS
(FR) APPAREIL ET PROCÉDÉ POUR UN BOÎTIER À L'ÉCHELLE DE LA PUCE AVEC DES CONDENSATEURS SERVANT DE BILLES
Abrégé : front page image
(EN)A method and apparatus relating to chip-scale packaging is provided. According to an embodiment of the invention electrical solder bump interconnection between an integrated circuit package and a substrate is replaced by the placement and attachment of discrete SMD components between pads on the integrated circuit and substrate. Said substrate being for example a low-temperature co-fired ceramic such as alumina or a PCB such as FR4. Accordingly discrete SMD capacitors, inductors etc can be packaged with the system design goals of minimizing board real-estate, enhancing performance, and cost addressed in a novel manner without requiring substantial development of new processes by manufacturers. The embodiments of the invention minimizing the parasitic series impedance of decoupling capacitor connections for example whilst allowing a small-form-factor System-in-Package to be realized.
(FR)La présente invention concerne un procédé et un appareil se rapportant à un boîtier à l'échelle de la puce. Selon un mode de réalisation de l'invention, une interconnexion de billes de soudure électriques entre un boîtier de circuit intégré et un substrat est remplacée en plaçant et en attachant des composants SMD indépendants entre des tampons sur le circuit intégré et le substrat. Le substrat peut être par exemple une céramique cofrittée à basse température, telle que de l'alumine ou un PCB comme du FR4. En conséquence, des condensateurs SMD indépendants, des inducteurs, etc. peuvent être emballés avec le système, l'objectif étant de réduire l'encombrement de la carte, d'améliorer les performances ainsi que le coût d'une matière innovante, sans avoir besoin d'un développement substantiel de nouveaux procédés par les fabricants. Les modes de réalisation de l'invention réduisent l'impédance série parasite due au découplage des connexions du condensateur, par exemple, tout en autorisant la réalisation d'un système intégré à petit facteur de forme.
États désignés : AE, AG, AL, AM, AO, AT, AU, AZ, BA, BB, BG, BH, BR, BW, BY, BZ, CA, CH, CN, CO, CR, CU, CZ, DE, DK, DM, DO, DZ, EC, EE, EG, ES, FI, GB, GD, GE, GH, GM, GT, HN, HR, HU, ID, IL, IN, IS, JP, KE, KG, KM, KN, KP, KR, KZ, LA, LC, LK, LR, LS, LT, LU, LY, MA, MD, ME, MG, MK, MN, MW, MX, MY, MZ, NA, NG, NI, NO, NZ, OM, PG, PH, PL, PT, RO, RS, RU, SC, SD, SE, SG, SK, SL, SM, ST, SV, SY, TJ, TM, TN, TR, TT, TZ, UA, UG, US, UZ, VC, VN, ZA, ZM, ZW.
Organisation régionale africaine de la propriété intellectuelle (ARIPO) (BW, GH, GM, KE, LS, MW, MZ, NA, SD, SL, SZ, TZ, UG, ZM, ZW)
Office eurasien des brevets (OEAB) (AM, AZ, BY, KG, KZ, MD, RU, TJ, TM)
Office européen des brevets (OEB) (AT, BE, BG, CH, CY, CZ, DE, DK, EE, ES, FI, FR, GB, GR, HR, HU, IE, IS, IT, LT, LU, LV, MC, MT, NL, NO, PL, PT, RO, SE, SI, SK, TR)
Organisation africaine de la propriété intellectuelle (OAPI) (BF, BJ, CF, CG, CI, CM, GA, GN, GQ, GW, ML, MR, NE, SN, TD, TG).
Langue de publication : anglais (EN)
Langue de dépôt : anglais (EN)