WIPO logo
Mobile | Deutsch | English | Español | 日本語 | 한국어 | Português | Русский | 中文 | العربية |
PATENTSCOPE

Recherche dans les collections de brevets nationales et internationales
World Intellectual Property Organization
Recherche
 
Options de navigation
 
Traduction
 
Options
 
Quoi de neuf
 
Connexion
 
Aide
 
Traduction automatique
1. (WO2009081763) DISPOSITIF À SEMI-CONDUCTEURS ET SON PROCÉDÉ DE FABRICATION
Dernières données bibliographiques dont dispose le Bureau international   

N° de publication :    WO/2009/081763    N° de la demande internationale :    PCT/JP2008/072636
Date de publication : 02.07.2009 Date de dépôt international : 12.12.2008
CIB :
H01L 23/02 (2006.01), H01L 27/14 (2006.01), H01L 29/84 (2006.01), B81C 3/00 (2006.01)
Déposants : Fujikura Ltd. [JP/JP]; 5-1, Kiba 1-chome, Kohtoh-ku, Tokyo 1358512 (JP) (Tous Sauf US).
YAMAMOTO, Satoshi [JP/JP]; (JP) (US Seulement).
HASHIMOTO, Hirokazu [JP/JP]; (JP) (US Seulement)
Inventeurs : YAMAMOTO, Satoshi; (JP).
HASHIMOTO, Hirokazu; (JP)
Mandataire : SHIGA, Masatake; 1-9-2, Marunouchi, Chiyoda-ku, Tokyo 1006620 (JP)
Données relatives à la priorité :
2007-331695 25.12.2007 JP
Titre (EN) SEMICONDUCTOR DEVICE AND METHOD FOR MANUFACTURING THE SAME
(FR) DISPOSITIF À SEMI-CONDUCTEURS ET SON PROCÉDÉ DE FABRICATION
(JA) 半導体装置及びその製造方法
Abrégé : front page image
(EN)A method for manufacturing a semiconductor device is provided with a bonding step of bonding a first substrate having light transmitting characteristics and a second substrate having a functional element on one surface with each other so that the functional element faces the first substrate; a substrate thinning step of thinning at least the first substrate or the second substrate; and a through hole forming step of forming a cavity and a through hole connected to the cavity at least on a part of a bonding portion between the first substrate and the second substrate. The substrate can be uniformly reduced in thickness by eliminating generation of nonuniformity and cracks due to existence of the cavity after polishing. The semiconductor device, which can contribute to size reduction of a device and that of an electronic apparatus wherein the device is to be mounted, can be manufactured by the simpler steps.
(FR)La présente invention concerne un procédé de fabrication d'un dispositif à semi-conducteurs, comprenant une étape de collage consistant à coller l'un à l'autre un premier substrat ayant des caractéristiques de transmission de lumière à un second substrat ayant un élément fonctionnel sur une surface, de telle sorte que l'élément fonctionnel soit dirigé vers le premier substrat ; une étape d'amincissement de substrat consistant à amincir au moins le premier substrat ou le second substrat ; et une étape de formation de trou débouchant consistant à former une cavité et un trou débouchant relié à la cavité au moins sur une partie d'une partie de liaison entre le premier substrat et le second substrat. L'épaisseur du substrat peut être réduite de façon uniforme par élimination des non-uniformités et fissures générées du fait de l'existence de la cavité après polissage. Le dispositif à semi-conducteurs, qui peut contribuer à la réduction la de taille d'un dispositif et donc d'un appareil électronique dans lequel doit être monté le dispositif, peut être fabriqué par des étapes plus simples.
(JA) 本発明に係る半導体装置の製造方法は、光透過性を有する第一基板と、一面に機能素子を備えた第二基板とを、前記機能素子が前記第一基板と対向するように貼り合わせる、貼り合わせ工程と;前記第一基板及び前記第二基板の少なくとも一方を薄板化する、薄板化工程と;前記第一基板と前記第二基板の貼り合せ部の少なくとも一部に、キャビティ及びこのキャビティに連通する貫通孔を形成する、貫通孔形成工程と;を備える。本発明によると、キャビティの有無による研削後の凹凸やクラックの発生を回避して、基板をより均一に薄板化することが可能である。また、デバイス及びそれらが搭載される電子機器の小型化に貢献できる半導体装置を、より簡便な工程で製造可能である。
États désignés : AE, AG, AL, AM, AO, AT, AU, AZ, BA, BB, BG, BH, BR, BW, BY, BZ, CA, CH, CN, CO, CR, CU, CZ, DE, DK, DM, DO, DZ, EC, EE, EG, ES, FI, GB, GD, GE, GH, GM, GT, HN, HR, HU, ID, IL, IN, IS, JP, KE, KG, KM, KN, KP, KR, KZ, LA, LC, LK, LR, LS, LT, LU, LY, MA, MD, ME, MG, MK, MN, MW, MX, MY, MZ, NA, NG, NI, NO, NZ, OM, PG, PH, PL, PT, RO, RS, RU, SC, SD, SE, SG, SK, SL, SM, ST, SV, SY, TJ, TM, TN, TR, TT, TZ, UA, UG, US, UZ, VC, VN, ZA, ZM, ZW.
Organisation régionale africaine de la propriété intellectuelle (ARIPO) (BW, GH, GM, KE, LS, MW, MZ, NA, SD, SL, SZ, TZ, UG, ZM, ZW)
Office eurasien des brevets (OEAB) (AM, AZ, BY, KG, KZ, MD, RU, TJ, TM)
Office européen des brevets (OEB) (AT, BE, BG, CH, CY, CZ, DE, DK, EE, ES, FI, FR, GB, GR, HR, HU, IE, IS, IT, LT, LU, LV, MC, MT, NL, NO, PL, PT, RO, SE, SI, SK, TR)
Organisation africaine de la propriété intellectuelle (OAPI) (BF, BJ, CF, CG, CI, CM, GA, GN, GQ, GW, ML, MR, NE, SN, TD, TG).
Langue de publication : japonais (JA)
Langue de dépôt : japonais (JA)