WIPO logo
Mobile | Deutsch | English | Español | 日本語 | 한국어 | Português | Русский | 中文 | العربية |
PATENTSCOPE

Recherche dans les collections de brevets nationales et internationales
World Intellectual Property Organization
Recherche
 
Options de navigation
 
Traduction
 
Options
 
Quoi de neuf
 
Connexion
 
Aide
 
Traduction automatique
1. (WO2009081015) PROCEDE D'HETERO EPITAXIE LOCALISEE SUR DIELECTRIQUE, EN PARTICULIER DE GERMANIUM SUR SILICIUM OXYDE, ET PROCEDE ET SYSTEME DE REALISATION D'UNE BASE DE FABRICATION DE CIRCUIT INTEGRE HOMOGENE OU HETEROGENE
Dernières données bibliographiques dont dispose le Bureau international   

N° de publication :    WO/2009/081015    N° de la demande internationale :    PCT/FR2008/052304
Date de publication : 02.07.2009 Date de dépôt international : 15.12.2008
CIB :
H01L 21/20 (2006.01)
Déposants : UNIVERSITE PARIS SUD [FR/FR]; 15 avenue Georges Clemenceau F-91400 Orsay (FR) (Tous Sauf US).
CENTRE NATIONAL DE LA RECHERCHE SCIENTIFIQUE [FR/FR]; 3 rue Michel-Ange F-75016 Paris (FR) (Tous Sauf US).
BOUCHIER, Daniel [FR/FR]; (FR) (US Seulement).
YAM, Vy [FR/FR]; (FR) (US Seulement).
CAMMILLERI, Vincenzo Davide [IT/FR]; (FR) (US Seulement).
FOSSARD, Frédéric [FR/FR]; (FR) (US Seulement).
RENARD, Charles [FR/FR]; (FR) (US Seulement)
Inventeurs : BOUCHIER, Daniel; (FR).
YAM, Vy; (FR).
CAMMILLERI, Vincenzo Davide; (FR).
FOSSARD, Frédéric; (FR).
RENARD, Charles; (FR)
Mandataire : PONTET ALLANO & ASSOCIES VERSAILLES (CPI); 6 avenue du Général de Gaulle F-78000 Versailles (FR)
Données relatives à la priorité :
0759859 14.12.2007 FR
Titre (EN) METHOD FOR LOCALISED HETERO-EPITAXY ON A DIELECTRIC, IN PARTICULAR GERMANIUM ON SILICON OXIDE, AND METHOD AND SYSTEM FOR MAKING A PRODUCTION BASE OF A HOMOGENEOUS OR HETEROGENEOUS INTEGRATED CIRCUIT
(FR) PROCEDE D'HETERO EPITAXIE LOCALISEE SUR DIELECTRIQUE, EN PARTICULIER DE GERMANIUM SUR SILICIUM OXYDE, ET PROCEDE ET SYSTEME DE REALISATION D'UNE BASE DE FABRICATION DE CIRCUIT INTEGRE HOMOGENE OU HETEROGENE
Abrégé : front page image
(EN)The invention relates to method for making, by localised hetero-epitaxy, a layer of a semiconductor i.e. of germanium, by lateral growth on the surface of an insulating material covering a semiconductor substrate. The invention also relates to the creation of a production base, or wafer, of a homogeneous or heterogeneous integrated circuit on germanium, and to a system for making such bases. The method comprises: a spatially selective etching producing a composite surface layer including a first material (106, 206) in a first region and a second material (104, 204), wherein the regions are contiguous at least at an interface area (1070, 2070) with a level difference between said first region and said second region; a chemical etching (128, 225) of the first material until a portion (107, 207) of the substrate is exposed in the vicinity of said interface; and the growth (129, 130) of said semiconductor (109, 110) from the exposed so-called germination area (107).
(FR)La présente invention concerne un procédé de réalisation par hétéro épitaxie localisée d'une couche de semi-conducteur tel que du germanium par croissance latérale sur la surface d'un matériau isolant recouvrant un substrat semiconducteur. Elle concerne aussi la réalisation d'une base de fabrication ou « wafer » de circuit intégré homogène ou hétérogène sur germanium, ainsi qu'un système de réalisation de telles bases. - une gravure spatialement sélective réalisant une couche de surface composite comprenant un premier matériau (106, 206) dans une première région et un deuxième matériau (104, 204). Ces régions sont contiguës en au moins une zone d'interface (1070, 2070) présentant une différence de niveau entre cette première région et cette deuxième région; - une gravure chimique (128, 225) du premier matériau jusqu'à découvrir une partie (107, 207) du substrat aux abords de cette interface; - une croissance (129, 130) de ce semi-conducteur (109, 110) à partir de cette partie découverte (107), dite zone de germination.
États désignés : AE, AG, AL, AM, AO, AT, AU, AZ, BA, BB, BG, BH, BR, BW, BY, BZ, CA, CH, CN, CO, CR, CU, CZ, DE, DK, DM, DO, DZ, EC, EE, EG, ES, FI, GB, GD, GE, GH, GM, GT, HN, HR, HU, ID, IL, IN, IS, JP, KE, KG, KM, KN, KP, KR, KZ, LA, LC, LK, LR, LS, LT, LU, LY, MA, MD, ME, MG, MK, MN, MW, MX, MY, MZ, NA, NG, NI, NO, NZ, OM, PG, PH, PL, PT, RO, RS, RU, SC, SD, SE, SG, SK, SL, SM, ST, SV, SY, TJ, TM, TN, TR, TT, TZ, UA, UG, US, UZ, VC, VN, ZA, ZM, ZW.
Organisation régionale africaine de la propriété intellectuelle (ARIPO) (BW, GH, GM, KE, LS, MW, MZ, NA, SD, SL, SZ, TZ, UG, ZM, ZW)
Office eurasien des brevets (OEAB) (AM, AZ, BY, KG, KZ, MD, RU, TJ, TM)
Office européen des brevets (OEB) (AT, BE, BG, CH, CY, CZ, DE, DK, EE, ES, FI, FR, GB, GR, HR, HU, IE, IS, IT, LT, LU, LV, MC, MT, NL, NO, PL, PT, RO, SE, SI, SK, TR)
Organisation africaine de la propriété intellectuelle (OAPI) (BF, BJ, CF, CG, CI, CM, GA, GN, GQ, GW, ML, MR, NE, SN, TD, TG).
Langue de publication : français (FR)
Langue de dépôt : français (FR)