WIPO logo
Mobile | Deutsch | English | Español | 日本語 | 한국어 | Português | Русский | 中文 | العربية |
PATENTSCOPE

Recherche dans les collections de brevets nationales et internationales
World Intellectual Property Organization
Recherche
 
Options de navigation
 
Traduction
 
Options
 
Quoi de neuf
 
Connexion
 
Aide
 
Traduction automatique
1. (WO2009079772) PROCÉDÉ POUR EMPILER DES CIRCUITS INTÉGRÉS CONNECTÉS EN SÉRIE ET DISPOSITIF MULTIPUCE FABRIQUÉ À PARTIR DE CELUI-CI
Dernières données bibliographiques dont dispose le Bureau international   

N° de publication :    WO/2009/079772    N° de la demande internationale :    PCT/CA2008/002235
Date de publication : 02.07.2009 Date de dépôt international : 18.12.2008
CIB :
H01L 25/065 (2006.01), H01L 23/50 (2006.01), H01L 23/538 (2006.01)
Déposants : MOSAID TECHNOLOGIES INCORPORATED [CA/CA]; 11 Hines Road Suite 203 Ottawa, Ontario K2K 2X1 (CA) (Tous Sauf US).
PYEON, Hong Beom [CA/CA]; (CA) (US Seulement)
Inventeurs : PYEON, Hong Beom; (CA)
Mandataire : HUNG, Shin; Borden Ladner Gervais LLP, World Exchange Plaza, 100 Queen Street, Suite 1100, Ottawa, Ontario K1P 1J9 (CA)
Données relatives à la priorité :
61/015,345 20.12.2007 US
61/032,203 28.02.2008 US
12/168,354 07.07.2008 US
12/236,874 24.09.2008 US
Titre (EN) METHOD FOR STACKING SERIALLY-CONNECTED INTEGRATED CIRCUITS AND MULTI-CHIP DEVICE MADE FROM SAME
(FR) PROCÉDÉ POUR EMPILER DES CIRCUITS INTÉGRÉS CONNECTÉS EN SÉRIE ET DISPOSITIF MULTIPUCE FABRIQUÉ À PARTIR DE CELUI-CI
Abrégé : front page image
(EN)A multi-chip device and method of stacking a plurality substantially identical chips to produce the device are provided. The multi-chip device, or circuit, includes at least one through-chip via providing a parallel connection between signal pads from at least two chips, and at least one through-chip via providing a serial or daisy chain connection between signal pads from at least two chips. Common connection signal pads are arranged symmetrically about a center line of the chip with respect to duplicate common signal pads. Input signal pads are symmetrically disposed about the center line of the chip with respect to corresponding output signal pads. The chips in the stack are alternating flipped versions of the substantially identical chip to provide for this arrangement. At least one serial connection is provided between signal pads of stacked and flipped chips when more than two chips are stacked.
(FR)L'invention porte sur un dispositif multipuce et sur un procédé d'empilement d'une pluralité de puces sensiblement identiques pour produire le dispositif. Le dispositif, ou circuit, multipuce comprend au moins un trou d'interconnexion à travers la puce fournissant une connexion en parallèle entre des pastilles de signal d'au moins deux puces, et au moins un trou d'interconnexion à travers la puce fournissant une connexion en série ou guirlande entre des pastilles de signal d'au moins deux puces. Des pastilles de signal de connexion communes sont agencées symétriquement autour d'une ligne centrale de la puce par rapport à des pastilles de signal communes dupliquées. Des pastilles de signal d'entrée sont agencées symétriquement autour de la ligne centrale de la puce par rapport à des pastilles de signal de sortie correspondantes. Les puces dans l'empilement sont des versions retournées alternées de la puce sensiblement identique qui permet cet agencement. Au moins une connexion en série est fournie entre des pastilles de signal de puces empilées et retournées lorsque plus de deux puces sont empilées.
États désignés : AE, AG, AL, AM, AO, AT, AU, AZ, BA, BB, BG, BH, BR, BW, BY, BZ, CA, CH, CN, CO, CR, CU, CZ, DE, DK, DM, DO, DZ, EC, EE, EG, ES, FI, GB, GD, GE, GH, GM, GT, HN, HR, HU, ID, IL, IN, IS, JP, KE, KG, KM, KN, KP, KR, KZ, LA, LC, LK, LR, LS, LT, LU, LY, MA, MD, ME, MG, MK, MN, MW, MX, MY, MZ, NA, NG, NI, NO, NZ, OM, PG, PH, PL, PT, RO, RS, RU, SC, SD, SE, SG, SK, SL, SM, ST, SV, SY, TJ, TM, TN, TR, TT, TZ, UA, UG, US, UZ, VC, VN, ZA, ZM, ZW.
Organisation régionale africaine de la propriété intellectuelle (ARIPO) (BW, GH, GM, KE, LS, MW, MZ, NA, SD, SL, SZ, TZ, UG, ZM, ZW)
Office eurasien des brevets (OEAB) (AM, AZ, BY, KG, KZ, MD, RU, TJ, TM)
Office européen des brevets (OEB) (AT, BE, BG, CH, CY, CZ, DE, DK, EE, ES, FI, FR, GB, GR, HR, HU, IE, IS, IT, LT, LU, LV, MC, MT, NL, NO, PL, PT, RO, SE, SI, SK, TR)
Organisation africaine de la propriété intellectuelle (OAPI) (BF, BJ, CF, CG, CI, CM, GA, GN, GQ, GW, ML, MR, NE, SN, TD, TG).
Langue de publication : anglais (EN)
Langue de dépôt : anglais (EN)