Recherche dans les collections de brevets nationales et internationales

1. (WO2009079761) CIRCUITS POLARISÉS EN TENSION MULTISEUILS

Pub. No.:    WO/2009/079761    International Application No.:    PCT/CA2008/002208
Publication Date: 2 juil. 2009 International Filing Date: 16 déc. 2008
IPC: H03K 17/687
H01L 29/772
Applicants: ATI TECHNOLOGIES ULC
LAW, Oscar
PARK, Changyok
Inventors: LAW, Oscar
PARK, Changyok
Title: CIRCUITS POLARISÉS EN TENSION MULTISEUILS
Abstract:
L'invention concerne un circuit et un procédé de fonctionnement pour réduire la dissipation de puissance dynamique et statique dans le circuit. Le circuit est multiseuil, polarisé en tension, et comprend un transistor à effet de champ (FET) à canal p et un FET à canal n. Une borne de source du FET à canal p est reliée à un rail de tension supérieure d'une alimentation électrique et une borne de source du FET à canal n est reliée à un rail de tension inférieure de l'alimentation électrique. Au moins l'un des FET comprend un contact arrière. Le circuit peut être utilisé en appliquant une tension de polarisation fixe au contact arrière. La tension de polarisation fixe est indépendante de la tension de l'alimentation qui peut être modifiée. Dans un état normal, la tension d'alimentation est ajustée pour réduire la consommation de puissance dynamique. Dans un état de puissance réduite, La tension d'alimentation est ajustée davantage pour limiter le courant de fuite. Le circuit peut éventuellement comprendre une seconde source de tension de polarisation fixe de telle sorte que les deux FET soient polarisés.