WIPO logo
Mobile | Deutsch | English | Español | 日本語 | 한국어 | Português | Русский | 中文 | العربية |
PATENTSCOPE

Recherche dans les collections de brevets nationales et internationales
World Intellectual Property Organization
Recherche
 
Options de navigation
 
Traduction
 
Options
 
Quoi de neuf
 
Connexion
 
Aide
 
Traduction automatique
1. (WO2009034658) DISPOSITIF SEMI-CONDUCTEUR
Dernières données bibliographiques dont dispose le Bureau international   

N° de publication :    WO/2009/034658    N° de la demande internationale :    PCT/JP2007/067999
Date de publication : 19.03.2009 Date de dépôt international : 14.09.2007
CIB :
H01L 29/861 (2006.01)
Déposants : SHINDENGEN ELECTRIC MANUFACTURING CO., LTD. [JP/JP]; 2-1, Otemachi 2-chome Chiyoda-ku, Tokyo 1000004 (JP) (Tous Sauf US).
KUNORI, Shinji [JP/JP]; (JP) (US Seulement).
KITADA, Mizue [JP/JP]; (JP) (US Seulement)
Inventeurs : KUNORI, Shinji; (JP).
KITADA, Mizue; (JP)
Mandataire : MATSUO, Nobutaka; MATSUO & EMORI Intellectual Property Services Nagano Branch 9862-60, Ochiai, Fujimi-machi Suwa-gun, Nagano 3990214 (JP)
Données relatives à la priorité :
Titre (EN) SEMICONDUCTOR DEVICE
(FR) DISPOSITIF SEMI-CONDUCTEUR
(JA) 半導体装置
Abrégé : front page image
(EN)In a conductivity-modulated semiconductor device provided with an n+ type cathode layer (110), an n- type drift layer (112), and a p type anode layer (114), the semiconductor device (100) further includes a plurality of p- type trench regions (120) having such a structure that a plurality of trenches (119) that are formed deeper than the depth of the p type anode layer and with a predetermined width and interval from a first main surface side in the p type anode layer is individually filled with p type silicon inside. Expressing the width of an n- type mesa region (122) sandwiched between the adjacent p- type trench regions (120) of the n- type drift layer (112) as Wm and the diffusion length of a hole in the n- type mesa region (122) as Lp, the following formula (1) is satisfied. Lp>Wm/2 (1) By the semiconductor device (100), the trade-off relationship between a reverse recovery time (trr) and a forward voltage drop (VF) is improved, and shortening the reverse recovery time (trr) can be compatible with reducing the forward voltage drop (VF).
(FR)L'invention concerne un dispositif semi-conducteur à modulation de conductivité pourvu d'une couche cathodique de type n+ (110), d'une couche de migration de type n- (112) et d'une couche anodique de type p (114). Ce dispositif semi-conducteur (100) comprend en outre une pluralité de régions de tranchées de type p- (120) présentant une structure telle qu'une pluralité de tranchées (119), formées à une profondeur plus importante que la couche anodique de type p et présentant une largeur et un intervalle prédéterminés à partir d'un premier côté de surface principale dans la couche anodique de type p, sont chacune remplies de silicone de type p. Si l'on exprime par Wm la largeur d'une région mesa de type n- (122) intercalée entre les régions de tranches de type p- (120) adjacentes de la couche de migration de type n- (112), et par Lp la longueur de diffusion d'un trou dans la région mesa de type n- (122), la formule suivante (1) est satisfaite : Lp > Wm/2 (1) Le dispositif semi-conducteur (100) permet d'améliorer le rapport de substitution entre un temps de recouvrement inverse (trr) et une chute de tension directe (VF), et de rendre le raccourcissement de ce temps de recouvrement inverse (trr) compatible avec la réduction de cette chute de tension directe (VF).
(JA) 本発明の半導体装置100は、n型カソード層110と、n型ドリフト層112と、p型アノード層114とを備える伝導度変調型の半導体装置において、p型アノード層における第1主面側からp型アノード層の深さよりも深くかつ所定の幅と間隔とをもって形成された複数のトレンチ119におけるそれぞれの内部にp型のシリコンが充填された構造を有する複数のp型トレンチ領域120をさらに備え、n型ドリフト層112のうち隣り合うp型トレンチ領域120に挟まれたn型メサ領域122の幅をWmとし、n型メサ領域122における正孔の拡散長をLpとしたとき、以下の式(1)を満たす。   Lp>Wm/2 ・・・ (1)  本発明の半導体装置100によれば、逆方向回復時間trrと順方向降下電圧VFとの間にあるトレードオフの関係を改善し、逆方向回復時間trrを短くすることと順方向降下電圧VFを低減することとを両立することが可能となる。
États désignés : AE, AG, AL, AM, AT, AU, AZ, BA, BB, BG, BH, BR, BW, BY, BZ, CA, CH, CN, CO, CR, CU, CZ, DE, DK, DM, DO, DZ, EC, EE, EG, ES, FI, GB, GD, GE, GH, GM, GT, HN, HR, HU, ID, IL, IN, IS, JP, KE, KG, KM, KN, KP, KR, KZ, LA, LC, LK, LR, LS, LT, LU, LY, MA, MD, ME, MG, MK, MN, MW, MX, MY, MZ, NA, NG, NI, NO, NZ, OM, PG, PH, PL, PT, RO, RS, RU, SC, SD, SE, SG, SK, SL, SM, SV, SY, TJ, TM, TN, TR, TT, TZ, UA, UG, US, UZ, VC, VN, ZA, ZM, ZW.
Organisation régionale africaine de la propriété intellectuelle (ARIPO) (BW, GH, GM, KE, LS, MW, MZ, NA, SD, SL, SZ, TZ, UG, ZM, ZW)
Office eurasien des brevets (OEAB) (AM, AZ, BY, KG, KZ, MD, RU, TJ, TM)
Office européen des brevets (OEB) (AT, BE, BG, CH, CY, CZ, DE, DK, EE, ES, FI, FR, GB, GR, HU, IE, IS, IT, LT, LU, LV, MC, MT, NL, PL, PT, RO, SE, SI, SK, TR)
Organisation africaine de la propriété intellectuelle (OAPI) (BF, BJ, CF, CG, CI, CM, GA, GN, GQ, GW, ML, MR, NE, SN, TD, TG).
Langue de publication : japonais (JA)
Langue de dépôt : japonais (JA)