WIPO logo
Mobile | Deutsch | English | Español | 日本語 | 한국어 | Português | Русский | 中文 | العربية |
PATENTSCOPE

Recherche dans les collections de brevets nationales et internationales
World Intellectual Property Organization
Recherche
 
Options de navigation
 
Traduction
 
Options
 
Quoi de neuf
 
Connexion
 
Aide
 
Traduction automatique
1. (WO2009032576) PROCÉDÉ DE FABRICATION D'AILETTES ADJACENTES EN SILICIUM DE DIFFÉRENTES HAUTEURS
Dernières données bibliographiques dont dispose le Bureau international   

N° de publication :    WO/2009/032576    N° de la demande internationale :    PCT/US2008/074161
Date de publication : 12.03.2009 Date de dépôt international : 25.08.2008
CIB :
H01L 21/8244 (2006.01), H01L 27/11 (2006.01)
Déposants : INTEL CORPORATION [US/US]; 2200 Mission College Boulevard MS: RNB-4-150 Santa Clara, CA 95052 (US) (Tous Sauf US).
DOYLE, Brian, S. [IE/US]; (US) (US Seulement).
JIN, Been-Yih [US/US]; (US) (US Seulement).
SHAH, Uday [NP/US]; (US) (US Seulement)
Inventeurs : DOYLE, Brian, S.; (US).
JIN, Been-Yih; (US).
SHAH, Uday; (US)
Mandataire : DRAEGER, Jeffrey, S.; Intel Corporation, 2200 Mission College Blvd., M/S: RNB-4-150, Santa Clara, CA 95054 (US)
Données relatives à la priorité :
11/848,235 30.08.2007 US
Titre (EN) METHOD TO FABRICATE ADJACENT SILICON FINS OF DIFFERING HEIGHTS
(FR) PROCÉDÉ DE FABRICATION D'AILETTES ADJACENTES EN SILICIUM DE DIFFÉRENTES HAUTEURS
Abrégé : front page image
(EN)A method to fabricate adjacent silicon fins of differing heights comprises providing a silicon substrate having an isolation layer deposited thereon, patterning the isolation layer to form first and second isolation structures, patterning the silicon substrate to form a first silicon fin beneath the first isolation structure and a second silicon fin beneath the second isolation structure, depositing an insulating layer on the substrate, planarizing the insulating layer to expose top surfaces of the first and second isolation structures, depositing and patterning a masking layer to mask the first isolation structure but not the second isolation structure, applying a wet etch to remove the second isolation structure and expose the second silicon fin, epitaxially depositing a silicon layer on the second silicon fin, and recessing the insulating layer to expose at least a portion of the first silicon fin and at least a portion of the second silicon fin.
(FR)Le procédé décrit permet de fabriquer des ailettes adjacentes en silicium de différentes hauteurs et comprend la fourniture d'un substrat en silicium sur lequel est déposée une couche d'isolation, le façonnage de la couche d'isolation pour former des première et seconde structures d'isolation, le façonnage du substrat en silicium pour former une première ailette en silicium sous la première structure d'isolation et une seconde ailette en silicium sous la seconde structure d'isolation, le dépôt d'une couche isolante sur le substrat, l'aplanissement de la couche isolante pour exposer des surfaces supérieures des première et seconde structures d'isolation, le dépôt et le façonnage d'une couche de masquage pour masquer la première structure d'isolation mais pas la seconde structure d'isolation, l'application d'une gravure humide pour éliminer la seconde structure d'isolation et exposer la seconde ailette en silicium, le dépôt épitaxial d'une couche en silicium sur la seconde ailette en silicium, et l'évidement de la couche isolante pour exposer au moins une partie de la première ailette en silicium et au moins une partie de la seconde ailette en silicium.
États désignés : AE, AG, AL, AM, AO, AT, AU, AZ, BA, BB, BG, BH, BR, BW, BY, BZ, CA, CH, CN, CO, CR, CU, CZ, DE, DK, DM, DO, DZ, EC, EE, EG, ES, FI, GB, GD, GE, GH, GM, GT, HN, HR, HU, ID, IL, IN, IS, JP, KE, KG, KM, KN, KP, KR, KZ, LA, LC, LK, LR, LS, LT, LU, LY, MA, MD, ME, MG, MK, MN, MW, MX, MY, MZ, NA, NG, NI, NO, NZ, OM, PG, PH, PL, PT, RO, RS, RU, SC, SD, SE, SG, SK, SL, SM, ST, SV, SY, TJ, TM, TN, TR, TT, TZ, UA, UG, US, UZ, VC, VN, ZA, ZM, ZW.
Organisation régionale africaine de la propriété intellectuelle (ARIPO) (BW, GH, GM, KE, LS, MW, MZ, NA, SD, SL, SZ, TZ, UG, ZM, ZW)
Office eurasien des brevets (OEAB) (AM, AZ, BY, KG, KZ, MD, RU, TJ, TM)
Office européen des brevets (OEB) (AT, BE, BG, CH, CY, CZ, DE, DK, EE, ES, FI, FR, GB, GR, HR, HU, IE, IS, IT, LT, LU, LV, MC, MT, NL, NO, PL, PT, RO, SE, SI, SK, TR)
Organisation africaine de la propriété intellectuelle (OAPI) (BF, BJ, CF, CG, CI, CM, GA, GN, GQ, GW, ML, MR, NE, SN, TD, TG).
Langue de publication : anglais (EN)
Langue de dépôt : anglais (EN)