WIPO logo
Mobile | Deutsch | English | Español | 日本語 | 한국어 | Português | Русский | 中文 | العربية |
PATENTSCOPE

Recherche dans les collections de brevets nationales et internationales
World Intellectual Property Organization
Recherche
 
Options de navigation
 
Traduction
 
Options
 
Quoi de neuf
 
Connexion
 
Aide
 
Traduction automatique
1. (WO2009032575) DISPOSITIF SEMI-CONDUCTEUR PRÉSENTANT DES DÉFAILLANCES PORTANT SUR UN SEUL BIT RÉDUITES ET SON PROCÉDÉ DE FABRICATION
Dernières données bibliographiques dont dispose le Bureau international   

N° de publication :    WO/2009/032575    N° de la demande internationale :    PCT/US2008/074160
Date de publication : 12.03.2009 Date de dépôt international : 25.08.2008
CIB :
H01L 27/115 (2006.01), H01L 21/8247 (2006.01)
Déposants : TEXAS INSTRUMENTS INCORPORATED [US/US]; P.o. Box 655474, Mail Station 3999, Dallas, TX 75265-5474 (US) (Tous Sauf US).
UDAYAKUMAR, Kezhakkedath, R. [US/US]; (US) (US Seulement).
MOISE, Ted, S. [US/US]; (US) (US Seulement).
JIANG, Qi-du [CN/US]; (US) (US Seulement)
Inventeurs : UDAYAKUMAR, Kezhakkedath, R.; (US).
MOISE, Ted, S.; (US).
JIANG, Qi-du; (US)
Mandataire : FRANZ, Warren, L.; Texas Instruments Incorporated, Deputy General Patent Counsel, P.O. Box 655474, Ms 3999, Dallas, TX 75265-5474 (US)
Données relatives à la priorité :
11/845,834 28.08.2007 US
Titre (EN) SEMICONDUCTOR DEVICE HAVING REDUCED SINGLE BIT FAILS AND A METHOD OF MANUFACTURE THEREOF
(FR) DISPOSITIF SEMI-CONDUCTEUR PRÉSENTANT DES DÉFAILLANCES PORTANT SUR UN SEUL BIT RÉDUITES ET SON PROCÉDÉ DE FABRICATION
Abrégé : front page image
(EN)One aspect of the invention provides a method of manufacturing a FeRAM semiconductor device (100) having reduce single bit fails. This aspect includes forming an electrical contact within a dielectric layer located over a semiconductor substrate (110) and forming a first barrier layer over the dielectric layer (130) and the electrical contact. The first barrier layer (143) is formed by depositing multiple barrier layers and densifying each of the barrier layers after its deposition. This forms a stack of multiple barrier layers of a same elemental composition. The method further includes forming a second barrier layer over the first barrier layer and forming a lower capacitor electrode, a ferroelectric dielectric layer over the lower capacitor, and forming an upper capacitor electrode over the ferroelectric dielectric layer. A device made by this method is also provided herein.
(FR)Un aspect de l'invention porte sur un procédé de fabrication d'un dispositif semi-conducteur FeRAM (100) présentant des défaillances portant sur un seul bit réduites. Cet aspect comprend la formation d'un contact électrique dans une couche diélectrique située sur un substrat semi-conducteur (110) et la formation d'une première couche barrière sur la couche diélectrique (130) et le contact électrique. La première couche barrière (143) est formée par dépôt de multiples couches barrière et par densification de chacune des couches barrière après son dépôt. Ceci forme un empilement de multiples couches barrière d'une même composition élémentaire. Le procédé comprend en outre la formation d'une seconde couche barrière sur la première couche barrière et la formation d'une électrode de condensateur inférieur, d'une couche diélectrique ferroélectrique sur le condensateur inférieur, et la formation d'une électrode de condensateur supérieur sur la couche diélectrique ferroélectrique. L'invention porte également sur un dispositif fabriqué par le procédé.
États désignés : AE, AG, AL, AM, AO, AT, AU, AZ, BA, BB, BG, BH, BR, BW, BY, BZ, CA, CH, CN, CO, CR, CU, CZ, DE, DK, DM, DO, DZ, EC, EE, EG, ES, FI, GB, GD, GE, GH, GM, GT, HN, HR, HU, ID, IL, IN, IS, JP, KE, KG, KM, KN, KP, KR, KZ, LA, LC, LK, LR, LS, LT, LU, LY, MA, MD, ME, MG, MK, MN, MW, MX, MY, MZ, NA, NG, NI, NO, NZ, OM, PG, PH, PL, PT, RO, RS, RU, SC, SD, SE, SG, SK, SL, SM, ST, SV, SY, TJ, TM, TN, TR, TT, TZ, UA, UG, US, UZ, VC, VN, ZA, ZM, ZW.
Organisation régionale africaine de la propriété intellectuelle (ARIPO) (BW, GH, GM, KE, LS, MW, MZ, NA, SD, SL, SZ, TZ, UG, ZM, ZW)
Office eurasien des brevets (OEAB) (AM, AZ, BY, KG, KZ, MD, RU, TJ, TM)
Office européen des brevets (OEB) (AT, BE, BG, CH, CY, CZ, DE, DK, EE, ES, FI, FR, GB, GR, HR, HU, IE, IS, IT, LT, LU, LV, MC, MT, NL, NO, PL, PT, RO, SE, SI, SK, TR)
Organisation africaine de la propriété intellectuelle (OAPI) (BF, BJ, CF, CG, CI, CM, GA, GN, GQ, GW, ML, MR, NE, SN, TD, TG).
Langue de publication : anglais (EN)
Langue de dépôt : anglais (EN)