WIPO logo
Mobile | Deutsch | English | Español | 日本語 | 한국어 | Português | Русский | 中文 | العربية |
PATENTSCOPE

Recherche dans les collections de brevets nationales et internationales
World Intellectual Property Organization
Recherche
 
Options de navigation
 
Traduction
 
Options
 
Quoi de neuf
 
Connexion
 
Aide
 
Traduction automatique
1. (WO2009032152) SYSTÈMES ET PROCÉDÉS DE MÉMOIRE À PERFORMANCE AMÉLIORÉE
Dernières données bibliographiques dont dispose le Bureau international   

N° de publication :    WO/2009/032152    N° de la demande internationale :    PCT/US2008/010187
Date de publication : 12.03.2009 Date de dépôt international : 28.08.2008
CIB :
G06F 13/40 (2006.01)
Déposants : MICRON TECHNOLOGY, INC. [US/US]; 8000 So. Federal Way, Boise, Idaho 83716-9632 (US) (Tous Sauf US).
GREEFF, Roy, E. [US/US]; (US) (US Seulement).
OVARD, David, K. [US/US]; (US) (US Seulement)
Inventeurs : GREEFF, Roy, E.; (US).
OVARD, David, K.; (US)
Mandataire : STEFFEY, Charles, E.; Schwegman, Lundberg & Woessner, P.A., P.O. Box 2938, Minneapolis, Minnesota 55402 (US)
Données relatives à la priorité :
11/846,371 28.08.2007 US
Titre (EN) ENHANCED PERFORMANCE MEMORY SYSTEMS AND METHODS
(FR) SYSTÈMES ET PROCÉDÉS DE MÉMOIRE À PERFORMANCE AMÉLIORÉE
Abrégé : front page image
(EN)Digital memory devices and systems, including memory systems and methods for operating such memory systems are disclosed. In the embodiments, a memory system may include a processor and a memory controller communicatively coupled to the processor. A memory bus communicates with at least two memory units through the memory bus. At least one divider unit may be interposed between the memory bus and the at least two memory units that is configured to approximately equally divide levels of received signals while matching an impedance of the memory bus to an impedance of the memory units.
(FR)L'invention concerne des dispositifs et des systèmes de mémoire numérique, comprenant des systèmes de mémoire et des procédés pour exploiter de tels systèmes de mémoire. Dans les modes de réalisation, un système de mémoire peut comprendre un processeur et un dispositif de commande de mémoire couplé de façon communicative au processeur. Un bus de mémoire communique avec au moins deux unités de mémoire par le bus de mémoire. Au moins une unité de division peut être intercalée entre le bus de mémoire et les deux unités de mémoire ou plus, et est configurée pour diviser de façon approximativement égale des niveaux de signaux reçus tout en adaptant une impédance du bus mémoire à une impédance des unités de mémoire.
États désignés : AE, AG, AL, AM, AO, AT, AU, AZ, BA, BB, BG, BH, BR, BW, BY, BZ, CA, CH, CN, CO, CR, CU, CZ, DE, DK, DM, DO, DZ, EC, EE, EG, ES, FI, GB, GD, GE, GH, GM, GT, HN, HR, HU, ID, IL, IN, IS, JP, KE, KG, KM, KN, KP, KR, KZ, LA, LC, LK, LR, LS, LT, LU, LY, MA, MD, ME, MG, MK, MN, MW, MX, MY, MZ, NA, NG, NI, NO, NZ, OM, PG, PH, PL, PT, RO, RS, RU, SC, SD, SE, SG, SK, SL, SM, ST, SV, SY, TJ, TM, TN, TR, TT, TZ, UA, UG, US, UZ, VC, VN, ZA, ZM, ZW.
Organisation régionale africaine de la propriété intellectuelle (ARIPO) (BW, GH, GM, KE, LS, MW, MZ, NA, SD, SL, SZ, TZ, UG, ZM, ZW)
Office eurasien des brevets (OEAB) (AM, AZ, BY, KG, KZ, MD, RU, TJ, TM)
Office européen des brevets (OEB) (AT, BE, BG, CH, CY, CZ, DE, DK, EE, ES, FI, FR, GB, GR, HR, HU, IE, IS, IT, LT, LU, LV, MC, MT, NL, NO, PL, PT, RO, SE, SI, SK, TR)
Organisation africaine de la propriété intellectuelle (OAPI) (BF, BJ, CF, CG, CI, CM, GA, GN, GQ, GW, ML, MR, NE, SN, TD, TG).
Langue de publication : anglais (EN)
Langue de dépôt : anglais (EN)