WIPO logo
Mobile | Deutsch | English | Español | 日本語 | 한국어 | Português | Русский | 中文 | العربية |
PATENTSCOPE

Recherche dans les collections de brevets nationales et internationales
World Intellectual Property Organization
Recherche
 
Options de navigation
 
Traduction
 
Options
 
Quoi de neuf
 
Connexion
 
Aide
 
Traduction automatique
1. (WO2009028642) ENSEMBLE COMPACT SEMICONDUCTEUR II-VI HAUTE DENSITÉ ET SON PROCÉDÉ DE FABRICATION
Dernières données bibliographiques dont dispose le Bureau international   

N° de publication :    WO/2009/028642    N° de la demande internationale :    PCT/JP2008/065493
Date de publication : 05.03.2009 Date de dépôt international : 29.08.2008
CIB :
C23C 14/34 (2006.01), B01J 3/08 (2006.01)
Déposants : KURARAY LUMINAS CO., LTD. [JP/JP]; 1-3, Ohtemachi 1-chome, Chiyoda-ku, Tokyo 1008115 (JP) (Tous Sauf US).
FUJITA, Masahiro [JP/JP]; (JP) (US Seulement).
KIRA, Akio [JP/JP]; (JP) (US Seulement).
SHIRAHASE, Moto [JP/JP]; (JP) (US Seulement).
TSUJI, Yoshihisa [JP/JP]; (JP) (US Seulement).
IWASAKI, Hideharu [JP/JP]; (JP) (US Seulement)
Inventeurs : FUJITA, Masahiro; (JP).
KIRA, Akio; (JP).
SHIRAHASE, Moto; (JP).
TSUJI, Yoshihisa; (JP).
IWASAKI, Hideharu; (JP)
Mandataire : ONO, Shinjiro; YUASA AND HARA, Section 206, New Ohtemachi Bldg., 2-1, Ohtemachi 2-chome, Chiyoda-ku, Tokyo 1000004 (JP)
Données relatives à la priorité :
PCT/JP2007/066994 31.08.2007 JP
Titre (EN) HIGH-DENSITY II-VI COMPOUND SEMICONDUCTOR COMPACT AND ITS MANUFACTURING METHOD
(FR) ENSEMBLE COMPACT SEMICONDUCTEUR II-VI HAUTE DENSITÉ ET SON PROCÉDÉ DE FABRICATION
(JA) 高密度II-VI族化合物半導体成型体及びその製造方法
Abrégé : front page image
(EN)A II-VI compound semiconductor compact and a II-VI compound semiconductor compact manufacturing method are provided. The II-VI compound semiconductor compact is such that the crystallite size is 250 Å or less and the relative density is 0.85 or more. The II-VI compound semiconductor compact manufacturing method is characterized in that a material is loaded in a shock target capsule including (A) a pedestal having a projection, (B) a pedestal auxiliary tool fitted on the projection and constituting a material loading part, and (C) a shock receiving member and so structured that (A) the pedestal, (B) the pedestal auxiliary tool, and (C) the shock receiving member are detachable and in that a semiconductor compact is formed by using a shock wave is provided. Another II-VI compound semiconductor compact manufacturing method is also provided. The method is characterized in that a shock target capsule having a material loading part is prepared, a II-VI compound semiconductor is loaded in the material loading part, and a shock wave with a pressure of 15GPa or more is applied to the shock target capsule.
(FR)L'invention concerne un ensemble compact semiconducteur II-VI et son procédé de réalisation. L'ensemble compact semiconducteur II-VI est tel que la taille de la cristallite est inférieure ou égale à 250 Å et que la densité relative est supérieure ou égale à 0,85. Le procédé de réalisation de cet ensemble est caractérisé en ce qu'une matière est chargée dans une capsule cible de réception de chocs comprenant : un socle (A) doté d'un élément en saillie, un outil auxiliaire de socle (B) monté sur l'élément en saillie et constituant une partie de chargement de matière et un élément de réception de chocs (C). L'ensemble compact est structuré de manière à ce que le socle (A), l'outil auxiliaire de socle (B) et l'élément de réception de chocs (C) soient amovibles. L'invention est également caractérisée en ce que la réalisation de l'ensemble compact fait intervenir des ondes de choc. L'invention concerne également un autre procédé de réalisation d'un ensemble compact semiconducteur II-VI. Ce procédé est caractérisé en ce qu'une capsule cible de réception de chocs comportant une partie de chargement de matière est préparée, qu'un semi-conducteur II-VI est chargé dans la partie de chargement de matière, et qu'une onde de choc présentant une pression supérieure ou égale à 15 GP est appliquée sur la capsule cible de réception de chocs.
(JA) 本発明は、結晶子サイズが250Å以下で、相対密度が0.85以上のII-VI族化合物半導体成型体、並びに、(A)凸状の突起を有する台座と、(B)凸状の突起に嵌着されて試料装填部を形成する台座補助具と、(C)衝撃受部材とを含み、(A)台座、(B)台座補助具および(C)衝撃受部材は着脱自在に構成された衝撃ターゲットカプセルに試料を装填し、衝撃波を用いて成型することを特徴とするII-VI族化合物半導体成型体の製造方法を提供する。本発明はまた、試料装填部を有する衝撃ターゲットカプセルを用意し、II-VI族化合物半導体を該試料装填部に装填し、該衝撃ターゲットカプセルに15GPa以上の衝撃波を与えることを特徴とするII-VI族化合物半導体成型体の製造方法をも提供する。
États désignés : AE, AG, AL, AM, AO, AT, AU, AZ, BA, BB, BG, BH, BR, BW, BY, BZ, CA, CH, CN, CO, CR, CU, CZ, DE, DK, DM, DO, DZ, EC, EE, EG, ES, FI, GB, GD, GE, GH, GM, GT, HN, HR, HU, ID, IL, IN, IS, JP, KE, KG, KM, KN, KP, KR, KZ, LA, LC, LK, LR, LS, LT, LU, LY, MA, MD, ME, MG, MK, MN, MW, MX, MY, MZ, NA, NG, NI, NO, NZ, OM, PG, PH, PL, PT, RO, RS, RU, SC, SD, SE, SG, SK, SL, SM, ST, SV, SY, TJ, TM, TN, TR, TT, TZ, UA, UG, US, UZ, VC, VN, ZA, ZM, ZW.
Organisation régionale africaine de la propriété intellectuelle (ARIPO) (BW, GH, GM, KE, LS, MW, MZ, NA, SD, SL, SZ, TZ, UG, ZM, ZW)
Office eurasien des brevets (OEAB) (AM, AZ, BY, KG, KZ, MD, RU, TJ, TM)
Office européen des brevets (OEB) (AT, BE, BG, CH, CY, CZ, DE, DK, EE, ES, FI, FR, GB, GR, HR, HU, IE, IS, IT, LT, LU, LV, MC, MT, NL, NO, PL, PT, RO, SE, SI, SK, TR)
Organisation africaine de la propriété intellectuelle (OAPI) (BF, BJ, CF, CG, CI, CM, GA, GN, GQ, GW, ML, MR, NE, SN, TD, TG).
Langue de publication : japonais (JA)
Langue de dépôt : japonais (JA)