WIPO logo
Mobile | Deutsch | English | Español | 日本語 | 한국어 | Português | Русский | 中文 | العربية |
PATENTSCOPE

Recherche dans les collections de brevets nationales et internationales
World Intellectual Property Organization
Recherche
 
Options de navigation
 
Traduction
 
Options
 
Quoi de neuf
 
Connexion
 
Aide
 
Traduction automatique
1. (WO2008130418) CALIBRAGE D'ACCÈS MÉMOIRE DE LECTURE/ÉCRITURE PAR L'INTERMÉDIAIRE D'UN TAMPON DE MÉMOIRE AVANCÉ
Dernières données bibliographiques dont dispose le Bureau international   

N° de publication :    WO/2008/130418    N° de la demande internationale :    PCT/US2007/071392
Date de publication : 30.10.2008 Date de dépôt international : 15.06.2007
CIB :
G06F 12/00 (2006.01)
Déposants : MONTAGE TECHNOLOGY GROUP [GB/GB]; 4th Floor, Scotia Centre, Po Box 2804, George Town, Grand Cayman (KY) (Tous Sauf US).
GUO, Zhengdong [CN/CN]; (CN) (US Seulement).
WU, Larry [CN/US]; (US) (US Seulement).
YE, Xiaorong [CN/CN]; (CN) (US Seulement).
SHAN, Gang [CN/CN]; (CN) (US Seulement)
Inventeurs : GUO, Zhengdong; (CN).
WU, Larry; (US).
YE, Xiaorong; (CN).
SHAN, Gang; (CN)
Mandataire : MEI, Ivy, Y.; 800 W. El Camino Real, Suite 180, Mountain View, CA 94040 (US)
Données relatives à la priorité :
11/735,915 16.04.2007 US
Titre (EN) CALIBRATION OF READ/WRITE MEMORY ACCESS VIA ADVANCED MEMORY BUFFER
(FR) CALIBRAGE D'ACCÈS MÉMOIRE DE LECTURE/ÉCRITURE PAR L'INTERMÉDIAIRE D'UN TAMPON DE MÉMOIRE AVANCÉ
Abrégé : front page image
(EN)Method and apparatuses to calibrate read/write memory accesses through dada buses of different lengths via advanced memory buffers. One embodiment includes an advanced memory buffer (AMB)(15) having a plurality of ports to interface respectively with a plurality of data buses; a port to interface with a common clock bus(23) for the plurality of data buses; and an adjustable circuit coupled with the plurality of ports to level delays on the plurality of data buses.
(FR)La présente invention concerne des procédés et des dispositifs pour calibrer des accès mémoire de lecture/écriture à travers des bus de données ayant des longueurs différentes par l'intermédiaire de tampons de mémoire avancés. Un mode de réalisation comprend un tampon de mémoire développé (AMB) ayant : une pluralité de ports pour être respectivement en interface avec une pluralité de bus de données; un port pour être en interface avec un bus d'horloge commun pour la pluralité de bus de données; et un circuit ajustable couplé à la pluralité de ports pour égaliser des décalages sur la pluralité de bus de données. Dans un mode de réalisation, les bus de données ont des longueurs de câble différentes entre les puces mémoire de la mémoire vive dynamique (DRAM) et le tampon de mémoire développé (AMB).
États désignés : AE, AG, AL, AM, AT, AU, AZ, BA, BB, BG, BH, BR, BW, BY, BZ, CA, CH, CN, CO, CR, CU, CZ, DE, DK, DM, DO, DZ, EC, EE, EG, ES, FI, GB, GD, GE, GH, GM, GT, HN, HR, HU, ID, IL, IN, IS, JP, KE, KG, KM, KN, KP, KR, KZ, LA, LC, LK, LR, LS, LT, LU, LY, MA, MD, ME, MG, MK, MN, MW, MX, MY, MZ, NA, NG, NI, NO, NZ, OM, PG, PH, PL, PT, RO, RS, RU, SC, SD, SE, SG, SK, SL, SM, SV, SY, TJ, TM, TN, TR, TT, TZ, UA, UG, US, UZ, VC, VN, ZA, ZM, ZW.
Organisation régionale africaine de la propriété intellectuelle (ARIPO) (BW, GH, GM, KE, LS, MW, MZ, NA, SD, SL, SZ, TZ, UG, ZM, ZW)
Office eurasien des brevets (OEAB) (AM, AZ, BY, KG, KZ, MD, RU, TJ, TM)
Office européen des brevets (OEB) (AT, BE, BG, CH, CY, CZ, DE, DK, EE, ES, FI, FR, GB, GR, HU, IE, IS, IT, LT, LU, LV, MC, MT, NL, PL, PT, RO, SE, SI, SK, TR)
Organisation africaine de la propriété intellectuelle (OAPI) (BF, BJ, CF, CG, CI, CM, GA, GN, GQ, GW, ML, MR, NE, SN, TD, TG).
Langue de publication : anglais (EN)
Langue de dépôt : anglais (EN)