WIPO logo
Mobile | Deutsch | English | Español | 日本語 | 한국어 | Português | Русский | 中文 | العربية |
PATENTSCOPE

Recherche dans les collections de brevets nationales et internationales
World Intellectual Property Organization
Recherche
 
Options de navigation
 
Traduction
 
Options
 
Quoi de neuf
 
Connexion
 
Aide
 
Traduction automatique
1. (WO2008129708) PROCESSEUR DE SIGNAL REPRODUIT ET ÉCRAN VIDÉO
Dernières données bibliographiques dont dispose le Bureau international   

N° de publication :    WO/2008/129708    N° de la demande internationale :    PCT/JP2007/071336
Date de publication : 30.10.2008 Date de dépôt international : 01.11.2007
CIB :
G11B 20/14 (2006.01), H04L 7/033 (2006.01)
Déposants : PANASONIC CORPORATION [JP/JP]; 1006, Oaza Kadoma, Kadoma-shi, Osaka 5718501 (JP) (Tous Sauf US).
OKAMOTO, Kouji; (US Seulement).
YAMAMOTO, Akira; (US Seulement).
MOURI, Hiroki; (US Seulement).
SHIRAKAWA, Yoshinori; (US Seulement)
Inventeurs : OKAMOTO, Kouji; .
YAMAMOTO, Akira; .
MOURI, Hiroki; .
SHIRAKAWA, Yoshinori;
Mandataire : MAEDA, Hiroshi; Osaka-Marubeni Bldg. 5-7, Hommachi 2-chome Chuo-ku, Osaka-shi, Osaka 5410053 (JP)
Données relatives à la priorité :
2007-099212 05.04.2007 JP
Titre (EN) REPRODUCED SIGNAL PROCESSOR AND VIDEO DISPLAY
(FR) PROCESSEUR DE SIGNAL REPRODUIT ET ÉCRAN VIDÉO
(JA) 再生信号処理装置及び映像表示装置
Abrégé : front page image
(EN)In a reproduced signal processor of a feed-forward control system, a clock generating section (1) varies a clock frequency with a digital value set by a digital value generating section (7). Thus, the optimization of the power consumption of a system and the simplification of a control are achieved. Furthermore, when a frequency ratio calculated by a frequency ratio calculating section (3) is brought into the state of frequency lock satisfying a setting condition, a modulation data generating section (6) generates a modulation component having a small variation by using the clock of the clock generating section (1). Thus, the digital value is updated, the variation in the clock frequency of the clock generating section (1) is made gentle, and the effect of the variation in the clock frequency on the response of a decoding processing is reduced by the modulation component. Therefore, even if the stability of a decoding processing system is weak, the fine adjustment of the clock frequency is performed while using the feed-forward control type as the reproduced signal processor and maintaining the decoding processing to be in good condition.
(FR)La présente invention concerne un processeur de signal reproduit d'un système de commande aval, dans lequel une section de génération d'horloge (1) fait varier une fréquence d'horloge avec une valeur numérique définie par une section de génération de valeur numérique (7). Il est ainsi possible d'optimiser la consommation d'énergie d'un système et de simplifier une commande. De plus, lorsqu'un rapport de fréquence calculé par une section de calcul de rapport de fréquence (3) est amené dans un état de verrouillage de fréquence satisfaisant à une condition de définition, une section de génération de données de modulation (6) génère un composantde modulation à faible variation en utilisant l'horloge de la section de génération d'horloge (1). Ainsi, la valeur numérique est mise à jour, la variation de la fréquence d'horloge dans la section de génération d'horloge (1) est atténuée et l'effet de la variation dans la fréquence d'horloge sur la réponse d'un traitement de décodage est réduit par le composant de modulation. dans ces conditions, même si la stabilité d'un système de traitement de décodage est faible, l'ajustement fin de la fréquence d'horloge se fait en utilisant le type de commande aval comme processeur de signal reproduit et en maintenant le traitement de décodage en bonne condition.
(JA) フィードフォワード制御方式の再生信号処理装置において、クロック生成部1が、デジタル値生成部7で設定されるデジタル値に応じてクロック周波数を変更する。従って、システムの消費電力の最適化及び制御の簡易化が図られる。更に、周波数比率算出部3で算出した周波数比率が設定条件を満たした周波数ロック状態になると、変調データ生成部6がクロック生成部1のクロックを用いて変化の小さい変調成分を生成する。従って、この変調成分で前記デジタル値が更新されて、クロック生成部1のクロック周波数の変化が緩やかになり、このクロック周波数の変化が復号処理の応答性に与える影響が小さくなる。よって、再生信号処理装置としてフィードフォワード制御型を採用しつつ、復号処理系の安定性が弱い場合であっても、良好な復号処理を維持しながら、クロック周波数の微調整が行われる。
États désignés : AE, AG, AL, AM, AT, AU, AZ, BA, BB, BG, BH, BR, BW, BY, BZ, CA, CH, CN, CO, CR, CU, CZ, DE, DK, DM, DO, DZ, EC, EE, EG, ES, FI, GB, GD, GE, GH, GM, GT, HN, HR, HU, ID, IL, IN, IS, JP, KE, KG, KM, KN, KP, KR, KZ, LA, LC, LK, LR, LS, LT, LU, LY, MA, MD, ME, MG, MK, MN, MW, MX, MY, MZ, NA, NG, NI, NO, NZ, OM, PG, PH, PL, PT, RO, RS, RU, SC, SD, SE, SG, SK, SL, SM, SV, SY, TJ, TM, TN, TR, TT, TZ, UA, UG, US, UZ, VC, VN, ZA, ZM, ZW.
Organisation régionale africaine de la propriété intellectuelle (ARIPO) (BW, GH, GM, KE, LS, MW, MZ, NA, SD, SL, SZ, TZ, UG, ZM, ZW)
Office eurasien des brevets (OEAB) (AM, AZ, BY, KG, KZ, MD, RU, TJ, TM)
Office européen des brevets (OEB) (AT, BE, BG, CH, CY, CZ, DE, DK, EE, ES, FI, FR, GB, GR, HU, IE, IS, IT, LT, LU, LV, MC, MT, NL, PL, PT, RO, SE, SI, SK, TR)
Organisation africaine de la propriété intellectuelle (OAPI) (BF, BJ, CF, CG, CI, CM, GA, GN, GQ, GW, ML, MR, NE, SN, TD, TG).
Langue de publication : japonais (JA)
Langue de dépôt : japonais (JA)