WIPO logo
Mobile | Deutsch | English | Español | 日本語 | 한국어 | Português | Русский | 中文 | العربية |
PATENTSCOPE

Recherche dans les collections de brevets nationales et internationales
World Intellectual Property Organization
Recherche
 
Options de navigation
 
Traduction
 
Options
 
Quoi de neuf
 
Connexion
 
Aide
 
Traduction automatique
1. (WO2008126386) CIRCUIT D'ADAPTATION À DEUX FRÉQUENCES
Dernières données bibliographiques dont dispose le Bureau international   

N° de publication :    WO/2008/126386    N° de la demande internationale :    PCT/JP2008/000828
Date de publication : 23.10.2008 Date de dépôt international : 31.03.2008
CIB :
H03H 7/38 (2006.01), H04B 1/04 (2006.01)
Déposants : PANASONIC CORPORATION [JP/JP]; 1006, Oaza Kadoma, Kadoma-shi, Osaka 5718501 (JP) (Tous Sauf US).
SANGAWA, Ushio; (US Seulement)
Inventeurs : SANGAWA, Ushio;
Mandataire : OKUDA, Seiji; OKUDA & ASSOCIATES, 10th Floor, Osaka Securities Exchange Bldg., 8-16, Kitahama 1-chome, Chuo-ku, Osaka-shi, Osaka 5410041 (JP)
Données relatives à la priorité :
2007-101505 09.04.2007 JP
Titre (EN) TWO FREQUENCY MATCHING CIRCUIT
(FR) CIRCUIT D'ADAPTATION À DEUX FRÉQUENCES
(JA) 2周波整合回路
Abrégé : front page image
(EN)Connection topology of input terminals (2), elements (4a, 4b, 4c, 4d), and a load (5) employs a “seven segment display” applied to numerical display of electronic calculator or digital clock. When the input terminals (2) are assigned to the uppermost and lowermost segments out of three segments extending laterally in a seven segment display, and the load (5) is assigned to one remaining segment extending in the lateral direction, four remaining segments in the longitudinal direction correspond to the elements (4a, 4b, 4c, 4d). With such circuitry, total number of elements is decreased to 4 and low loss is achieved, and highly stable impedance matching is attained against impedance variation of the load (5) by eliminating the resonance circuit from the constituent circuit and reducing the scale of a ladder circuit.
(FR)Une topologie de connexion de bornes d'entrée (2), d'éléments (4a, 4b, 4c, 4d) et d'une charge (5) emploie un “afficheur à sept segments” appliqué à un dispositif d'affichage numérique d'une calculatrice électronique ou d'une horloge numérique. Lorsque les bornes d'entrée (2) sont affectées aux segments le plus haut et le plus bas parmi trois segments s'étendant latéralement dans un dispositif d'affichage à sept segments et que la charge (5) est affectée à un segment restant s'étendant dans la direction latérale, quatre segments restants dans la direction longitudinale correspondent aux éléments (4a, 4b, 4c, 4d). Avec de tels éléments de circuit, le nombre total d'éléments est réduit à 4 et une faible perte est obtenue ainsi qu'une adaptation d'impédance extrêmement stable par rapport à une variation d'impédance de la charge (5) par élimination du circuit de résonance du circuit constitutif et réduction de l'échelle d'un circuit d'échelle.
(JA) 入力端子(2)、素子(4a,4b,4c,4d)、負荷(5)の接続形態を、電卓やデジタル時計などの数字の表示に適用される「7セグメントディスプレイ」状にする。すなわち、7セグメントディスプレイの横方向に延びる3つのセグメント中の、最上部と最下部にあるセグメントを入力端子(2)に割り当て、残り1つの横方向に延びるセグメントに負荷5を割り当てれば、残りの縦方向の4セグメントが素子(4a,4b,4c,4d)に相当する。この回路構成により、素子総数が4に減じられることによって低損失性が実現され、また、構成回路中から共振回路が排除されるとともに梯子回路の規模が縮小されることにより、負荷5のインピーダンス変動に対して高安定なインピーダンス整合が行える。
États désignés : AE, AG, AL, AM, AO, AT, AU, AZ, BA, BB, BG, BH, BR, BW, BY, BZ, CA, CH, CN, CO, CR, CU, CZ, DE, DK, DM, DO, DZ, EC, EE, EG, ES, FI, GB, GD, GE, GH, GM, GT, HN, HR, HU, ID, IL, IN, IS, JP, KE, KG, KM, KN, KP, KR, KZ, LA, LC, LK, LR, LS, LT, LU, LY, MA, MD, ME, MG, MK, MN, MW, MX, MY, MZ, NA, NG, NI, NO, NZ, OM, PG, PH, PL, PT, RO, RS, RU, SC, SD, SE, SG, SK, SL, SM, SV, SY, TJ, TM, TN, TR, TT, TZ, UA, UG, US, UZ, VC, VN, ZA, ZM, ZW.
Organisation régionale africaine de la propriété intellectuelle (ARIPO) (BW, GH, GM, KE, LS, MW, MZ, NA, SD, SL, SZ, TZ, UG, ZM, ZW)
Office eurasien des brevets (OEAB) (AM, AZ, BY, KG, KZ, MD, RU, TJ, TM)
Office européen des brevets (OEB) (AT, BE, BG, CH, CY, CZ, DE, DK, EE, ES, FI, FR, GB, GR, HR, HU, IE, IS, IT, LT, LU, LV, MC, MT, NL, NO, PL, PT, RO, SE, SI, SK, TR)
Organisation africaine de la propriété intellectuelle (OAPI) (BF, BJ, CF, CG, CI, CM, GA, GN, GQ, GW, ML, MR, NE, SN, TD, TG).
Langue de publication : japonais (JA)
Langue de dépôt : japonais (JA)