WIPO logo
Mobile | Deutsch | English | Español | 日本語 | 한국어 | Português | Русский | 中文 | العربية |
PATENTSCOPE

Recherche dans les collections de brevets nationales et internationales
World Intellectual Property Organization
Recherche
 
Options de navigation
 
Traduction
 
Options
 
Quoi de neuf
 
Connexion
 
Aide
 
Traduction automatique
1. (WO2008126264) DISPOSITIF DE CIRCUIT INTÉGRÉ SEMI-CONDUCTEUR
Dernières données bibliographiques dont dispose le Bureau international   

N° de publication :    WO/2008/126264    N° de la demande internationale :    PCT/JP2007/057152
Date de publication : 23.10.2008 Date de dépôt international : 30.03.2007
CIB :
H01L 21/8238 (2006.01), H01L 27/08 (2006.01), H01L 27/092 (2006.01), H01L 29/78 (2006.01)
Déposants : FUJITSU MICROELECTRONICS LIMITED [JP/JP]; 7-1, Nishi-Shinjuku 2-chome, Shinjuku-ku Tokyo 1630722 (JP) (Tous Sauf US).
NAKAI, Satoshi [JP/JP]; (JP) (US Seulement).
SUGA, Masato [JP/JP]; (JP) (US Seulement).
OGURA, Jusuke [JP/JP]; (JP) (US Seulement)
Inventeurs : NAKAI, Satoshi; (JP).
SUGA, Masato; (JP).
OGURA, Jusuke; (JP)
Mandataire : ITOH, Tadahiko; 32nd Floor, Yebisu Garden Place Tower 20-3, Ebisu 4-chome, Shibuya-ku Tokyo 1506032 (JP)
Données relatives à la priorité :
Titre (EN) SEMICONDUCTOR INTEGRATED CIRCUIT DEVICE
(FR) DISPOSITIF DE CIRCUIT INTÉGRÉ SEMI-CONDUCTEUR
(JA) 半導体集積回路装置
Abrégé : front page image
(EN)A semiconductor integrated circuit device includes a semiconductor substrate and a plurality of semiconductor elements formed on the semiconductor substrate. Each of the semiconductor elements includes an n-channel MOS transistor and a p-channel MOS transistor. The n-channel MOS transistor is covered with a tensile stress film while the p-channel MOS transistor is covered with a compressive stress film. On the semiconductor substrate surface is formed a dummy region having an entire surface formed by the tensile stress film or the compressive stress film.
(FR)L'invention concerne un dispositif de circuit intégré semi-conducteur qui comprend un substrat semi-conducteur et plusieurs éléments semi-conducteurs formés sur le substrat semi-conducteur. Chacun des éléments semi-conducteurs comprend un transistor métalloxyde semi-conducteur (MOS) à canal n et un transistor MOS à canal p. Le transistor MOS à canal n est recouvert par un film de contrainte en traction tandis que le transistor MOS à canal p est recouvert d'un film de contrainte de compression. Sur la surface de substrat semi-conducteur est formée une région muette ayant une surface entière formée par le film de contrainte en traction ou le film de contrainte en compression.
(JA) 半導体集積回路装置は半導体基板と、前記半導体基板上に形成された複数の半導体素子とよりなり、前記複数の半導体素子は、nチャネルMOSトランジスタとpチャネルMOSトランジスタを含み、前記nチャネルMOSトランジスタは引張り応力膜により覆われ、前記pチャネルMOSトランジスタは圧縮応力膜により覆われ、前記半導体基板表面には、その全面が前記引張り応力膜および前記圧縮応力膜のいずれかよりなるダミー領域が形成されている。
États désignés : AE, AG, AL, AM, AT, AU, AZ, BA, BB, BG, BH, BR, BW, BY, BZ, CA, CH, CN, CO, CR, CU, CZ, DE, DK, DM, DZ, EC, EE, EG, ES, FI, GB, GD, GE, GH, GM, GT, HN, HR, HU, ID, IL, IN, IS, JP, KE, KG, KM, KN, KP, KR, KZ, LA, LC, LK, LR, LS, LT, LU, LY, MA, MD, MG, MK, MN, MW, MX, MY, MZ, NA, NG, NI, NO, NZ, OM, PG, PH, PL, PT, RO, RS, RU, SC, SD, SE, SG, SK, SL, SM, SV, SY, TJ, TM, TN, TR, TT, TZ, UA, UG, US, UZ, VC, VN, ZA, ZM, ZW.
Organisation régionale africaine de la propriété intellectuelle (ARIPO) (BW, GH, GM, KE, LS, MW, MZ, NA, SD, SL, SZ, TZ, UG, ZM, ZW)
Office eurasien des brevets (OEAB) (AM, AZ, BY, KG, KZ, MD, RU, TJ, TM)
Office européen des brevets (OEB) (AT, BE, BG, CH, CY, CZ, DE, DK, EE, ES, FI, FR, GB, GR, HU, IE, IS, IT, LT, LU, LV, MC, MT, NL, PL, PT, RO, SE, SI, SK, TR)
Organisation africaine de la propriété intellectuelle (OAPI) (BF, BJ, CF, CG, CI, CM, GA, GN, GQ, GW, ML, MR, NE, SN, TD, TG).
Langue de publication : japonais (JA)
Langue de dépôt : japonais (JA)