WIPO logo
Mobile | Deutsch | English | Español | 日本語 | 한국어 | Português | Русский | 中文 | العربية |
PATENTSCOPE

Recherche dans les collections de brevets nationales et internationales
World Intellectual Property Organization
Recherche
 
Options de navigation
 
Traduction
 
Options
 
Quoi de neuf
 
Connexion
 
Aide
 
Traduction automatique
1. (WO2008126177) DISPOSITIF DE STOCKAGE SEMI-CONDUCTEUR NON VOLATILE ET SON PROCÉDÉ DE FABRICATION
Dernières données bibliographiques dont dispose le Bureau international   

N° de publication :    WO/2008/126177    N° de la demande internationale :    PCT/JP2007/055073
Date de publication : 23.10.2008 Date de dépôt international : 14.03.2007
CIB :
H01L 21/8247 (2006.01), H01L 27/10 (2006.01), H01L 27/115 (2006.01), H01L 29/788 (2006.01), H01L 29/792 (2006.01)
Déposants : FUJITSU MICROELECTRONICS LIMITED [JP/JP]; 7-1, Nishi-Shinjuku 2-chome, Shinjuku-ku, Tokyo 1630722 (JP) (Tous Sauf US).
MIZUTANI, Kazuhiro [JP/JP]; (JP) (US Seulement)
Inventeurs : MIZUTANI, Kazuhiro; (JP)
Mandataire : KITANO, Yoshihito; Exceed Yotsuya 2nd Floor 9, Daikyo-cho, Shinjuku-ku, Tokyo 1600015 (JP)
Données relatives à la priorité :
Titre (EN) NONVOLATILE SEMICONDUCTOR STORAGE DEVICE, AND ITS MANUFACTURING METHOD
(FR) DISPOSITIF DE STOCKAGE SEMI-CONDUCTEUR NON VOLATILE ET SON PROCÉDÉ DE FABRICATION
(JA) 不揮発性半導体記憶装置及びその製造方法
Abrégé : front page image
(EN)Provided is a nonvolatile semiconductor storage device comprising a memory cell transistor (MT) including a floating gate electrode (18b) formed over a semiconductor substrate (10) through a first insulating film (16) and a control gate electrode (28b) formed over the floating gate electrode (18b) through a second insulating film (26). Further comprised is a selective transistor (ST) connected with the memory cell transistor. The memory cell transistor has its gate length set so short that a threshold voltage may be lowered by a short channel effect. When the memory cell transistor is changed from an initial state to an erase state, a large quantity of positive charge need not be injected into the floating gate electrode so that the time period required for erasing the information of the memory cell transistor can be shortened.
(FR)L'invention concerne un dispositif de stockage semi-conducteur non volatile comprenant un transistor à cellule mémoire (MT) comprenant une électrode de grille flottante (18b) formée sur un substrat semi-conducteur (10) à travers un premier film isolant (16) et une électrode de grille de commande (28b) formée sur l'électrode de grille flottante (18b) à travers un second film isolant (26). L'invention concerne en outre un transistor sélectif (ST) connecté au transistor à cellule mémoire. La longueur de grille du transistor à cellule mémoire est réglée en position courte de telle sorte qu'une tension seuil peut être diminuée par un effet de canal court. Lorsque le transistor à cellule mémoire est changé d'un état initial à un état d'effacement, une grande quantité de charges positives n'a pas besoin d'être injectée à l'intérieur de l'électrode de grille flottante de telle sorte que la période de temps requise pour l'effacement des informations du transistor à cellule mémoire peut être raccourcie.
(JA) 半導体基板10上に第1の絶縁膜16を介して形成されたフローティングゲート電極18bと;フローティングゲート電極18b上に第2の絶縁膜26を介して形成されたコントロールゲート電極28bとを有するメモリセルトランジスタMTと、メモリセルトランジスタに接続された選択トランジスタSTとを有し、メモリセルトランジスタのゲート長は、短チャネル効果によりしきい値電圧が低くなるように、短く設定されている。メモリセルトランジスタをイニシャル状態からイレース状態に変化させる際に、大量の正の電荷をフローティングゲート電極に注入する必要がないため、メモリセルトランジスタの情報を消去するために要する時間を短縮することができる。
États désignés : AE, AG, AL, AM, AT, AU, AZ, BA, BB, BG, BR, BW, BY, BZ, CA, CH, CN, CO, CR, CU, CZ, DE, DK, DM, DZ, EC, EE, EG, ES, FI, GB, GD, GE, GH, GM, GT, HN, HR, HU, ID, IL, IN, IS, JP, KE, KG, KM, KN, KP, KR, KZ, LA, LC, LK, LR, LS, LT, LU, LY, MA, MD, MG, MK, MN, MW, MX, MY, MZ, NA, NG, NI, NO, NZ, OM, PG, PH, PL, PT, RO, RS, RU, SC, SD, SE, SG, SK, SL, SM, SV, SY, TJ, TM, TN, TR, TT, TZ, UA, UG, US, UZ, VC, VN, ZA, ZM, ZW.
Organisation régionale africaine de la propriété intellectuelle (ARIPO) (BW, GH, GM, KE, LS, MW, MZ, NA, SD, SL, SZ, TZ, UG, ZM, ZW)
Office eurasien des brevets (OEAB) (AM, AZ, BY, KG, KZ, MD, RU, TJ, TM)
Office européen des brevets (OEB) (AT, BE, BG, CH, CY, CZ, DE, DK, EE, ES, FI, FR, GB, GR, HU, IE, IS, IT, LT, LU, LV, MC, MT, NL, PL, PT, RO, SE, SI, SK, TR)
Organisation africaine de la propriété intellectuelle (OAPI) (BF, BJ, CF, CG, CI, CM, GA, GN, GQ, GW, ML, MR, NE, SN, TD, TG).
Langue de publication : japonais (JA)
Langue de dépôt : japonais (JA)