WIPO logo
Mobile | Deutsch | English | Español | 日本語 | 한국어 | Português | Русский | 中文 | العربية |
PATENTSCOPE

Recherche dans les collections de brevets nationales et internationales
World Intellectual Property Organization
Recherche
 
Options de navigation
 
Traduction
 
Options
 
Quoi de neuf
 
Connexion
 
Aide
 
Traduction automatique
1. (WO2008124811) CIRCUIT D'ADDITIONNEUR À MULTIPLICATION FONDU À PONT
Dernières données bibliographiques dont dispose le Bureau international   

N° de publication :    WO/2008/124811    N° de la demande internationale :    PCT/US2008/059857
Date de publication : 16.10.2008 Date de dépôt international : 10.04.2008
CIB :
G06F 7/38 (2006.01)
Déposants : BOARDS OF REGENTS, THE UNIVERSITY OF TEXAS SYSTEM [US/US]; 201 West 7th Street, Austin, TX 78701 (US) (Tous Sauf US).
QUINNELL, Eric [US/US]; (US) (US Seulement).
SWARTZLANDER, Earl, E., Jr. [US/US]; (US) (US Seulement).
LEMONDS, Carl [US/US]; (US) (US Seulement)
Inventeurs : QUINNELL, Eric; (US).
SWARTZLANDER, Earl, E., Jr.; (US).
LEMONDS, Carl; (US)
Mandataire : NG, Antony, P.; Dillon & Yudell LLP, 8911 N. Capital Of Texas Hwy., Suite 2110, Austin, TX 78759 (US)
Données relatives à la priorité :
60/911,018 10.04.2007 US
Titre (EN) BRIDGE FUSED MULTIPLY-ADDER CIRCUIT
(FR) CIRCUIT D'ADDITIONNEUR À MULTIPLICATION FONDU À PONT
Abrégé : front page image
(EN)A bridge fused multiply-adder is disclosed. The fused multiply-adder is for the single instruction execution of (A x B) + C. The bridge fused multiply-add unit adds this functionality to existing floating-point co-processor units by including a fused multiply-add hardware 'bridge' between an existing floating-point adder and a floating- point multiplier unit. This fused multiply-add functionality is added to existing two-operand architecture designs without degrading the performance or parallel pipe execution of floating-point adder and floating-point multiplier instructions.
(FR)L'invention concerne un additionneur à multiplication fondu à pont. L'additionneur à multiplication fondu est destiné à l'exécution de l'instruction simple de (A x B) + C. L'unité d'additionneur à multiplication fondu à pont ajoute cette fonctionnalité aux unités existantes de coprocesseur à virgule flottante en comprenant un 'pont' matériel d'additionneur à multiplication fondu entre un additionneur existant à virgule flottante et une unité de multiplicateur à virgule flottante. Cette fonctionnalité d'additionneur à multiplication fondu est ajoutée aux conceptions d'architecture existantes à deux opérandes sans dégrader les performances ou l'exécution du canal parallèle des instructions de l'additionneur à virgule flottante et du multiplicateur à virgule flottante.
États désignés : AE, AG, AL, AM, AO, AT, AU, AZ, BA, BB, BG, BH, BR, BW, BY, BZ, CA, CH, CN, CO, CR, CU, CZ, DE, DK, DM, DO, DZ, EC, EE, EG, ES, FI, GB, GD, GE, GH, GM, GT, HN, HR, HU, ID, IL, IN, IS, JP, KE, KG, KM, KN, KP, KR, KZ, LA, LC, LK, LR, LS, LT, LU, LY, MA, MD, ME, MG, MK, MN, MW, MX, MY, MZ, NA, NG, NI, NO, NZ, OM, PG, PH, PL, PT, RO, RS, RU, SC, SD, SE, SG, SK, SL, SM, SV, SY, TJ, TM, TN, TR, TT, TZ, UA, UG, US, UZ, VC, VN, ZA, ZM, ZW.
Organisation régionale africaine de la propriété intellectuelle (ARIPO) (BW, GH, GM, KE, LS, MW, MZ, NA, SD, SL, SZ, TZ, UG, ZM, ZW)
Office eurasien des brevets (OEAB) (AM, AZ, BY, KG, KZ, MD, RU, TJ, TM)
Office européen des brevets (OEB) (AT, BE, BG, CH, CY, CZ, DE, DK, EE, ES, FI, FR, GB, GR, HR, HU, IE, IS, IT, LT, LU, LV, MC, MT, NL, NO, PL, PT, RO, SE, SI, SK, TR)
Organisation africaine de la propriété intellectuelle (OAPI) (BF, BJ, CF, CG, CI, CM, GA, GN, GQ, GW, ML, MR, NE, SN, TD, TG).
Langue de publication : anglais (EN)
Langue de dépôt : anglais (EN)