WIPO logo
Mobile | Deutsch | English | Español | 日本語 | 한국어 | Português | Русский | 中文 | العربية |
PATENTSCOPE

Recherche dans les collections de brevets nationales et internationales
World Intellectual Property Organization
Recherche
 
Options de navigation
 
Traduction
 
Options
 
Quoi de neuf
 
Connexion
 
Aide
 
Traduction automatique
1. (WO2008124461) OPTIMISATION DES BROCHAGES DE CIRCUITS ASIC POUR UNE INTERCONNEXION DE HAUTE DENSITÉ (HDI)
Dernières données bibliographiques dont dispose le Bureau international   

N° de publication :    WO/2008/124461    N° de la demande internationale :    PCT/US2008/059200
Date de publication : 16.10.2008 Date de dépôt international : 03.04.2008
CIB :
H01L 21/44 (2006.01)
Déposants : CISCO TECHNOLOGY, INC. [US/US]; 170 West Tasman Drive, SJC/10/2/1, San Jose, California 95134-1706 (US) (Tous Sauf US).
BIRD, Steven C. [US/US]; (US) (US Seulement).
MAZAHERI, Linda M. [US/US]; (US) (US Seulement).
NEEDHAM, Bob [US/US]; (US) (US Seulement).
DUONG, Phuong Rosalynn [US/US]; (US) (US Seulement)
Inventeurs : BIRD, Steven C.; (US).
MAZAHERI, Linda M.; (US).
NEEDHAM, Bob; (US).
DUONG, Phuong Rosalynn; (US)
Mandataire : LAFFERTY, Wm. Brook; c/o Patterson & Sheridan, L.L.P., 3040 Post Oak Blvd, Suite 1500, Houston, TX 77056-6582 (US)
Données relatives à la priorité :
11/696,666 04.04.2007 US
Titre (EN) OPTIMIZING ASIC PINOUTS FOR HIGH DENSITY INTERCONNECT (HDI)
(FR) OPTIMISATION DES BROCHAGES DE CIRCUITS ASIC POUR UNE INTERCONNEXION DE HAUTE DENSITÉ (HDI)
Abrégé : front page image
(EN)Techniques for optimizing application specific integrated circuit (ASIC) and other IC pin assignment corresponding to a high density interconnect (HDI) printed circuit board (PCB) layout are provided. Applying the techniques described herein, pin assignments may be systematically and strategically planned, for example, in an effort to reduce the PCB layer count and associated cost, increase signal integrity and speed, reduce the surface area used by an ASIC and its support circuitry, reduce plane perforations, and reduce via crosstalk when compared to conventional designs with an ASIC mounted on a multilayered PCB.
(FR)L'invention concerne des techniques permettant d'optimiser un circuit intégré à application spécifique (ASIC) et d'autres affectations de broches de circuits intégrés correspondant à une carte à circuit imprimé (PCB) à interconnexion de haute densité (HDI). En appliquant les techniques décrites ici, les affectations de broches peuvent être planifiées systématiquement et stratégiquement, par exemple, dans le but de réduire le nombre de couches d'une carte à circuit imprimé et son coût associé, pour augmenter l'intégrité et la vitesse du signal, pour réduire la surface utilisée par un circuit ASIC et ses circuits d'assistance, pour réduire les perforations sur le plan et pour réduire la diaphonie des traversées lorsqu'on les compare à des conceptions classiques comprenant un circuit ASIC monté sur une carte à circuit imprimé multicouche.
États désignés : AE, AG, AL, AM, AO, AT, AU, AZ, BA, BB, BG, BH, BR, BW, BY, BZ, CA, CH, CN, CO, CR, CU, CZ, DE, DK, DM, DO, DZ, EC, EE, EG, ES, FI, GB, GD, GE, GH, GM, GT, HN, HR, HU, ID, IL, IN, IS, JP, KE, KG, KM, KN, KP, KR, KZ, LA, LC, LK, LR, LS, LT, LU, LY, MA, MD, ME, MG, MK, MN, MW, MX, MY, MZ, NA, NG, NI, NO, NZ, OM, PG, PH, PL, PT, RO, RS, RU, SC, SD, SE, SG, SK, SL, SM, SV, SY, TJ, TM, TN, TR, TT, TZ, UA, UG, US, UZ, VC, VN, ZA, ZM, ZW.
Organisation régionale africaine de la propriété intellectuelle (ARIPO) (BW, GH, GM, KE, LS, MW, MZ, NA, SD, SL, SZ, TZ, UG, ZM, ZW)
Office eurasien des brevets (OEAB) (AM, AZ, BY, KG, KZ, MD, RU, TJ, TM)
Office européen des brevets (OEB) (AT, BE, BG, CH, CY, CZ, DE, DK, EE, ES, FI, FR, GB, GR, HR, HU, IE, IS, IT, LT, LU, LV, MC, MT, NL, NO, PL, PT, RO, SE, SI, SK, TR)
Organisation africaine de la propriété intellectuelle (OAPI) (BF, BJ, CF, CG, CI, CM, GA, GN, GQ, GW, ML, MR, NE, SN, TD, TG).
Langue de publication : anglais (EN)
Langue de dépôt : anglais (EN)