WIPO logo
Mobile | Deutsch | English | Español | 日本語 | 한국어 | Português | Русский | 中文 | العربية |
PATENTSCOPE

Recherche dans les collections de brevets nationales et internationales
World Intellectual Property Organization
Recherche
 
Options de navigation
 
Traduction
 
Options
 
Quoi de neuf
 
Connexion
 
Aide
 
Traduction automatique
1. (WO2008123481) DISPOSITIF À SEMI-CONDUCTEURS COMPRENANT UN SUBSTRAT DE CIRCUIT À PLAGES DE CONNEXION D'INSPECTION ET PROCÉDÉ DE FABRICATION DUDIT DISPOSITIF
Dernières données bibliographiques dont dispose le Bureau international   

N° de publication :    WO/2008/123481    N° de la demande internationale :    PCT/JP2008/056265
Date de publication : 16.10.2008 Date de dépôt international : 25.03.2008
CIB :
H01L 21/48 (2006.01), H01L 23/538 (2006.01), H01L 23/58 (2006.01), H01L 25/10 (2006.01)
Déposants : CASIO COMPUTER CO., LTD. [JP/JP]; 6-2, Hon-machi 1-chome, Shibuya-ku, Tokyo, 1518543 (JP) (Tous Sauf US).
NEGISHI, Yuji [JP/JP]; (US Seulement)
Inventeurs : NEGISHI, Yuji;
Mandataire : SUZUYE, Takehiko; c/o SUZUYE & SUZUYE, 1-12-9, Toranomon, Minato-ku Tokyo, 1050001 (JP)
Données relatives à la priorité :
2007-087662 29.03.2007 JP
Titre (EN) SEMICONDUCTOR DEVICE COMPRISING CIRCUIT SUBSTRATE WITH INSPECTION CONNECTION PADS AND MANUFACTURING METHOD THEREOF
(FR) DISPOSITIF À SEMI-CONDUCTEURS COMPRENANT UN SUBSTRAT DE CIRCUIT À PLAGES DE CONNEXION D'INSPECTION ET PROCÉDÉ DE FABRICATION DUDIT DISPOSITIF
Abrégé : front page image
(EN)A semiconductor device includes a first circuit substrate (1) having a plurality of lower wiring lines (3a-3c) and a plurality of upper wiring lines (4a, 5b) on the lower surface side and upper surface side thereof, respectively. A second circuit substrate (11) is provided on a lower side of the first circuit substrate, the second circuit substrate having an opening (7) which exposes part of the first circuit substrate, the second circuit substrate also having, on the lower surface side thereof, a plurality of external-connection connection pads (15a, 15b) and a plurality of test connection pads (15c) connected to the lower wiring lines. A first semiconductor construct (31) is disposed on the lower side of the first circuit substrate within the opening of the second circuit substrate, the first semiconductor construct having a plurality of external connection electrodes (33, 36, 37) connected to the lower wiring lines. A third circuit substrate (41) and/or an electronic component is provided on an upper side of the first circuit substrate and connected to the upper wiring lines (4).
(FR)L'invention concerne un dispositif à semi-conducteurs qui comprend un premier substrat (1) de circuit comprenant une pluralité de lignes de câblage inférieures (3a-3c) et une pluralité de lignes de câblage supérieures (4a, 5b) sur le côté de la surface inférieure et le côté de la surface supérieure dudit substrat, respectivement. Un deuxième substrat (11) de circuit est disposé sur un côté inférieur du premier substrat de circuit, le deuxième substrat de circuit comprenant une ouverture (7) qui expose une partie du premier substrat de circuit et comprenant également sur son côté de surface inférieure, une pluralité de plages de connexion (15a, 15b) pour une connexion externe et une pluralité de plages de connexion de test (15c) connectées aux lignes de câblage inférieures. Une première construction à semi-conducteurs (31) est disposée sur le côté inférieur du premier substrat de circuit à l'intérieur de l'ouverture du deuxième substrat de circuit, ladite première construction à semi-conducteurs présentant une pluralité d'électrodes de connexion externes (33, 36, 37) connectées aux lignes de câblage inférieures. Un troisième substrat (41) de circuit et/ou un composant électronique est disposé sur un côté supérieur du premier substrat de circuit et est connecté aux lignes de câblage supérieures (4).
États désignés : AE, AG, AL, AM, AO, AT, AU, AZ, BA, BB, BG, BH, BR, BW, BY, BZ, CA, CH, CN, CO, CR, CU, CZ, DE, DK, DM, DO, DZ, EC, EE, EG, ES, FI, GB, GD, GE, GH, GM, GT, HN, HR, HU, ID, IL, IN, IS, KE, KG, KM, KN, KP, KR, KZ, LA, LC, LK, LR, LS, LT, LU, LY, MA, MD, ME, MG, MK, MN, MW, MX, MY, MZ, NA, NG, NI, NO, NZ, OM, PG, PH, PL, PT, RO, RS, RU, SC, SD, SE, SG, SK, SL, SM, SV, SY, TJ, TM, TN, TR, TT, TZ, UA, UG, US, UZ, VC, VN, ZA, ZM, ZW.
Organisation régionale africaine de la propriété intellectuelle (ARIPO) (BW, GH, GM, KE, LS, MW, MZ, NA, SD, SL, SZ, TZ, UG, ZM, ZW)
Office eurasien des brevets (OEAB) (AM, AZ, BY, KG, KZ, MD, RU, TJ, TM)
Office européen des brevets (OEB) (AT, BE, BG, CH, CY, CZ, DE, DK, EE, ES, FI, FR, GB, GR, HR, HU, IE, IS, IT, LT, LU, LV, MC, MT, NL, NO, PL, PT, RO, SE, SI, SK, TR)
Organisation africaine de la propriété intellectuelle (OAPI) (BF, BJ, CF, CG, CI, CM, GA, GN, GQ, GW, ML, MR, NE, SN, TD, TG).
Langue de publication : anglais (EN)
Langue de dépôt : anglais (EN)