WIPO logo
Mobile | Deutsch | English | Español | 日本語 | 한국어 | Português | Русский | 中文 | العربية |
PATENTSCOPE

Recherche dans les collections de brevets nationales et internationales
World Intellectual Property Organization
Recherche
 
Options de navigation
 
Traduction
 
Options
 
Quoi de neuf
 
Connexion
 
Aide
 
Traduction automatique
1. (WO2008123012) PROCÉDÉ DE FABRICATION D'UNE PUCE À SEMI-CONDUCTEUR
Dernières données bibliographiques dont dispose le Bureau international   

N° de publication :    WO/2008/123012    N° de la demande internationale :    PCT/JP2008/000455
Date de publication : 16.10.2008 Date de dépôt international : 05.03.2008
CIB :
H01L 21/78 (2006.01), H01L 21/68 (2006.01), H01L 23/544 (2006.01), H01L 21/3065 (2006.01)
Déposants : PANASONIC CORPORATION [JP/JP]; 1006, Oaza Kadoma, Kadoma-shi, Osaka, 5718501 (JP) (Tous Sauf US).
ARITA, Kiyoshi; (US Seulement).
HARIKAI, Atsushi; (US Seulement)
Inventeurs : ARITA, Kiyoshi; .
HARIKAI, Atsushi;
Mandataire : OGURI, Shohei; Eikoh Patent Firm, 7-13, Nishi-Shimbashi 1-chome, Minato-ku, Tokyo 105-0003 (JP)
Données relatives à la priorité :
2007-059423 09.03.2007 JP
Titre (EN) METHOD OF MANUFACTURING SEMICONDUCTOR CHIP
(FR) PROCÉDÉ DE FABRICATION D'UNE PUCE À SEMI-CONDUCTEUR
Abrégé : front page image
(EN)An object is to provide a semiconductor chip manufacturing method capable of removing test patterns in a higher efficiency in simple steps, while a general-purpose characteristic can be secured. In a method in which a semiconductor wafer 1 having integrated circuits 3 formed in a plurality of chip regions and test patterns 4 formed in scribe lines 2a is divided by a plasma etching process so as to manufacture individual semiconductor chips, laser light 5a is irradiated from the side of a circuit forming plane 1a so as to remove the test patterns 4; and thereafter, under such a condition that a circuit protection seat 6 is adhered onto a circuit forming plane 1a, a rear plane of the circuit forming plane 1a is mechanically thinned; a mask-purpose seat is adhered onto the rear plane 1b of the semiconductor wafer 1 after the plane thinning process; and then, a plasma dicing-purpose mask is work-processed by irradiating laser light. As a consequence, the semiconductor wafer 1 can be held by employing one set of the circuit protection seat 6 from the thinning process up to the plasma dicing process.
(FR)La présente invention a pour objet un procédé de fabrication d'une puce à semi-conducteur qui permet de supprimer les séquences de test de manière plus efficace et selon des opérations simples, tout en garantissant l'obtention d'une caractéristique universelle. Dans un procédé dans lequel une tranche à semi-conducteur (1) ayant des circuits intégrés (3) formés dans une pluralité de régions de puce et des séquences de test (4) formées dans des chemins de découpe (2a) est divisée selon un processus de gravure par plasma de façon à fabriquer des puces à semi-conducteur individuelles, une lumière laser (5a) est propagée à partir du côté d'un plan de formation de circuit (1a) de manière à supprimer les séquences de test (4); lorsqu'un siège de protection de circuit (6) est collé sur un plan de formation de circuit (1a), un plan arrière du plan de formation de circuit (1a) est aminci par procédé mécanique; un siège à usage de masque est collé sur le plan arrière (1b) de la tranche à semi-conducteurs (1) après le processus d'amincissement de plan; un masque de découpage en dés par plasma est traité par propagation d'une lumière laser. Par conséquent, la tranche à semi-conducteurs (1) peut être maintenue par mise en oeuvre d'un ensemble de siège de protection de circuit (6) depuis le processus d'amincissement jusqu'au processus de découpage en dés par plasma.
États désignés : AE, AG, AL, AM, AO, AT, AU, AZ, BA, BB, BG, BH, BR, BW, BY, BZ, CA, CH, CN, CO, CR, CU, CZ, DE, DK, DM, DO, DZ, EC, EE, EG, ES, FI, GB, GD, GE, GH, GM, GT, HN, HR, HU, ID, IL, IN, IS, KE, KG, KM, KN, KP, KR, KZ, LA, LC, LK, LR, LS, LT, LU, LY, MA, MD, ME, MG, MK, MN, MW, MX, MY, MZ, NA, NG, NI, NO, NZ, OM, PG, PH, PL, PT, RO, RS, RU, SC, SD, SE, SG, SK, SL, SM, SV, SY, TJ, TM, TN, TR, TT, TZ, UA, UG, US, UZ, VC, VN, ZA, ZM, ZW.
Organisation régionale africaine de la propriété intellectuelle (ARIPO) (BW, GH, GM, KE, LS, MW, MZ, NA, SD, SL, SZ, TZ, UG, ZM, ZW)
Office eurasien des brevets (OEAB) (AM, AZ, BY, KG, KZ, MD, RU, TJ, TM)
Office européen des brevets (OEB) (AT, BE, BG, CH, CY, CZ, DE, DK, EE, ES, FI, FR, GB, GR, HR, HU, IE, IS, IT, LT, LU, LV, MC, MT, NL, NO, PL, PT, RO, SE, SI, SK, TR)
Organisation africaine de la propriété intellectuelle (OAPI) (BF, BJ, CF, CG, CI, CM, GA, GN, GQ, GW, ML, MR, NE, SN, TD, TG).
Langue de publication : anglais (EN)
Langue de dépôt : anglais (EN)