WIPO logo
Mobile | Deutsch | English | Español | 日本語 | 한국어 | Português | Русский | 中文 | العربية |
PATENTSCOPE

Recherche dans les collections de brevets nationales et internationales
World Intellectual Property Organization
Recherche
 
Options de navigation
 
Traduction
 
Options
 
Quoi de neuf
 
Connexion
 
Aide
 
Traduction automatique
1. (WO2008122624) PROCÉDÉ DE MISE EN CONTACT ÉLECTRIQUE D'UNE PLAQUETTE SUPPORT POUR UNE CONNEXION SUR LE DEVANT
Dernières données bibliographiques dont dispose le Bureau international   

N° de publication :    WO/2008/122624    N° de la demande internationale :    PCT/EP2008/054123
Date de publication : 16.10.2008 Date de dépôt international : 04.04.2008
Demande présentée en vertu du Chapitre 2 :    21.01.2009    
CIB :
H01L 23/485 (2006.01)
Déposants : X-FAB SEMICONDUCTOR FOUNDRIES AG [DE/DE]; Haarbergstrasse 67, 99097 Erfurt (DE) (Tous Sauf US).
HOELKE, Alexander [DE/DE]; (DE) (US Seulement)
Inventeurs : HOELKE, Alexander; (DE)
Mandataire : LEONHARD, Reimund; Leonhard Olgemoeller Fricke, Postfach 10 09 62, 80083 Muenchen (DE)
Données relatives à la priorité :
10 2007 016 257.1 04.04.2007 DE
Titre (DE) VERFAHREN ZUR HERSTELLUNG EINES ELEKTRISCHEN TRÄGERSCHEIBENKONTAKTS FÜR EINEN VORDERSEITIGEN ANSCHLUSS
(EN) METHOD FOR PRODUCING AN ELECTRIC CARRIER WAFER CONTACT FOR A FRONT-SIDED CONNECTION
(FR) PROCÉDÉ DE MISE EN CONTACT ÉLECTRIQUE D'UNE PLAQUETTE SUPPORT POUR UNE CONNEXION SUR LE DEVANT
Abrégé : front page image
(DE)Vorgeschlagen wird ein Verfahren zur Herstellung eines elektrischen Trägerscheibenkontaktes mit vorderseitigem Anschluss für CMOS-Bauelemente der SOI-Technologie unter Einsatz dicker Schichten (2) in der Größenordnung von einigen &mgr;m auf der Silizium-Trägerscheibe (4). Am Ende des CMOS-Prozesses wird die Trägerscheibe durch Ätzung einer Einsenkung (6a) in der Größe einer Bondinsel freigelegt, welche Ätzung durch den gesamten Stapel aus Zwischenisolatorschichten, aktiver Siliziumschicht (2) und vergrabenem Oxid (3) reicht. In diesem Gebiet wird die Bondinsel mittels einer Metallisierungsebene mit nachfolgender Strukturierung ausgebildet. Von dieser Ebene wird später im Montageprozess durch Drahtbonden (7) eine elektrische Verbindung zu anderen Bondinseln des Bauelementes hergestellt. Durch das Verfahren gelingt es Kosten einzusparen und die Ausbeute zu steigern. Die entstehenden Bauelemente besitzen eine erhöhte Zuverlässigkeit und können für differenziertere Anwendungen gestaltet werden, z.B. auf unterschiedliche elektrische Potenziale von Substratkontakten für SOI-Bauelemente ausgelegt werden.
(EN)The invention relates to a method for producing an electric carrier wafer contact having a front-sided connection for CMOS-components in SOI-technology using thick layers (2) in the order of individual µm on the silicon carrier layer (4). At the end of the CMOS-process, the carrier wafer is uncovered by etching a recess (6a) in the height of the bonding island, the entire stack that consists of intermediate insulator layers, the active silicon layer (2) and trenched oxide (3) being attacked by etching. In said area, the bonding island is formed by means of a metallisation layer that is structured in the subsequent process. Said layer establishes an electric connection with other bonding islands of the components later in the mounting process by wire bonding (7). Due to said method, costs are cut and output is increased. The thus produced components are extremely reliable and can be used in different applications, for example, on various electric potentials of substrate contacts for SOI-components.
(FR)L'invention concerne un procédé de mise en contact électrique d'une plaquette support avec connexion sur le devant pour des composants CMOS de la technologie SOI (silicium sur isolant) à l'aide de couches épaisses (2) de l'ordre de quelques µm sur la plaquette support de silicium (4). A la fin du processus CMOS, la plaquette support est mise à nu par réalisation d'une gravure (6a) de la taille d'une plage de connexion, l'ensemble de l'empilement constitué par des couches isolantes intermédiaires, la couche de silicium active (2) et l'oxyde enterré (3) étant attaqué. Dans cette zone, la plage de connexion est réalisée au moyen d'une couche de métallisation structurée au cours d'un processus suivant, couche au moyen de laquelle une connexion électrique avec d'autres plages de connexion du composant est établie ultérieurement au cours du processus d'assemblage par soudage de fils (7). Le procédé permet de réaliser des économies de coûts et d'augmenter le rendement. Les composants obtenus possèdent une fiabilité accrue et peuvent être adaptés à différentes applications, p. ex. à différents potentiels électriques de contacts de substrat pour des composants SOI.
États désignés : AE, AG, AL, AM, AO, AT, AU, AZ, BA, BB, BG, BH, BR, BW, BY, BZ, CA, CH, CN, CO, CR, CU, CZ, DE, DK, DM, DO, DZ, EC, EE, EG, ES, FI, GB, GD, GE, GH, GM, GT, HN, HR, HU, ID, IL, IN, IS, JP, KE, KG, KM, KN, KP, KR, KZ, LA, LC, LK, LR, LS, LT, LU, LY, MA, MD, ME, MG, MK, MN, MW, MX, MY, MZ, NA, NG, NI, NO, NZ, OM, PG, PH, PL, PT, RO, RS, RU, SC, SD, SE, SG, SK, SL, SM, SV, SY, TJ, TM, TN, TR, TT, TZ, UA, UG, US, UZ, VC, VN, ZA, ZM, ZW.
Organisation régionale africaine de la propriété intellectuelle (ARIPO) (BW, GH, GM, KE, LS, MW, MZ, NA, SD, SL, SZ, TZ, UG, ZM, ZW)
Office eurasien des brevets (OEAB) (AM, AZ, BY, KG, KZ, MD, RU, TJ, TM)
Office européen des brevets (OEB) (AT, BE, BG, CH, CY, CZ, DE, DK, EE, ES, FI, FR, GB, GR, HR, HU, IE, IS, IT, LT, LU, LV, MC, MT, NL, NO, PL, PT, RO, SE, SI, SK, TR)
Organisation africaine de la propriété intellectuelle (OAPI) (BF, BJ, CF, CG, CI, CM, GA, GN, GQ, GW, ML, MR, NE, SN, TD, TG).
Langue de publication : allemand (DE)
Langue de dépôt : allemand (DE)