WIPO logo
Mobile | Deutsch | English | Español | 日本語 | 한국어 | Português | Русский | 中文 | العربية |
PATENTSCOPE

Recherche dans les collections de brevets nationales et internationales
World Intellectual Property Organization
Recherche
 
Options de navigation
 
Traduction
 
Options
 
Quoi de neuf
 
Connexion
 
Aide
 
Traduction automatique
1. (WO2008121991) TRANSISTOR À EFFET DE CHAMP À OXYDE MÉTALLIQUE AUTO-ALIGNÉ À TRANCHÉE ET PROCÉDÉ DE FABRICATION
Dernières données bibliographiques dont dispose le Bureau international   

N° de publication :    WO/2008/121991    N° de la demande internationale :    PCT/US2008/058951
Date de publication : 09.10.2008 Date de dépôt international : 31.03.2008
CIB :
H01L 29/78 (2006.01)
Déposants : VISHAY-SILICONIX [US/US]; 2201 Laurelwood Road, Santa Clara, California 95054 (US) (Tous Sauf US).
LI, Jian [US/US]; (US) (US Seulement).
CHEN, Kuo-in [US/US]; (US) (US Seulement).
TERRIL, Kyle [US/US]; (US) (US Seulement)
Inventeurs : LI, Jian; (US).
CHEN, Kuo-in; (US).
TERRIL, Kyle; (US)
Mandataire : GALLENSON, Mavis, S.; Ladas & Parry LLP, 5670 Wilshire Boulevard, Ste. 2100, Los Angeles, California 90036 (US)
Données relatives à la priorité :
60/921,792 03.04.2007 US
12/015,723 17.01.2008 US
Titre (EN) SELF-ALIGNED TRENCH MOSFET AND METHOD OF MANUFACTURE
(FR) TRANSISTOR À EFFET DE CHAMP À OXYDE MÉTALLIQUE AUTO-ALIGNÉ À TRANCHÉE ET PROCÉDÉ DE FABRICATION
Abrégé : front page image
(EN)A trench metal-oxide-semiconductor field effect transistor (MOSFET), in accordance with one embodiment, includes a drain region, a plurality of gate regions disposed above the drain region, a plurality of gate insulator regions each disposed about a periphery of a respective one of the plurality of gate regions, a plurality of source regions disposed in recessed mesas between the plurality of gate insulator regions, a plurality of body regions disposed in recessed mesas between the plurality of gate insulator regions and between the plurality of source regions and the drain region.
(FR)Un mode de réalisation de la présente invention concerne un transistor à effet de champ à oxyde métallique à tranchée (MOSFET), comprenant une région de drain, une pluralité de régions de grille disposées au-dessus de la région de drain, une pluralité de régions d'isolateur de grille, chacune disposée autour d'une périphérie de l'une respective de la pluralité de régions de grille, une pluralité de régions de source disposées dans des plateaux encastrés entre la pluralité de régions d'isolateur de grille, une pluralité de régions de corps disposées dans des plateaux encastrés entre la pluralité de régions d'isolateur de grille et entre la pluralité de régions de source et la région de drain.
États désignés : AE, AG, AL, AM, AO, AT, AU, AZ, BA, BB, BG, BH, BR, BW, BY, BZ, CA, CH, CN, CO, CR, CU, CZ, DE, DK, DM, DO, DZ, EC, EE, EG, ES, FI, GB, GD, GE, GH, GM, GT, HN, HR, HU, ID, IL, IN, IS, JP, KE, KG, KM, KN, KP, KR, KZ, LA, LC, LK, LR, LS, LT, LU, LY, MA, MD, ME, MG, MK, MN, MW, MX, MY, MZ, NA, NG, NI, NO, NZ, OM, PG, PH, PL, PT, RO, RS, RU, SC, SD, SE, SG, SK, SL, SM, SV, SY, TJ, TM, TN, TR, TT, TZ, UA, UG, US, UZ, VC, VN, ZA, ZM, ZW.
Organisation régionale africaine de la propriété intellectuelle (ARIPO) (BW, GH, GM, KE, LS, MW, MZ, NA, SD, SL, SZ, TZ, UG, ZM, ZW)
Office eurasien des brevets (OEAB) (AM, AZ, BY, KG, KZ, MD, RU, TJ, TM)
Office européen des brevets (OEB) (AT, BE, BG, CH, CY, CZ, DE, DK, EE, ES, FI, FR, GB, GR, HR, HU, IE, IS, IT, LT, LU, LV, MC, MT, NL, NO, PL, PT, RO, SE, SI, SK, TR)
Organisation africaine de la propriété intellectuelle (OAPI) (BF, BJ, CF, CG, CI, CM, GA, GN, GQ, GW, ML, MR, NE, SN, TD, TG).
Langue de publication : anglais (EN)
Langue de dépôt : anglais (EN)