WIPO logo
Mobile | Deutsch | English | Español | 日本語 | 한국어 | Português | Русский | 中文 | العربية |
PATENTSCOPE

Recherche dans les collections de brevets nationales et internationales
World Intellectual Property Organization
Recherche
 
Options de navigation
 
Traduction
 
Options
 
Quoi de neuf
 
Connexion
 
Aide
 
Traduction automatique
1. (WO2008121855) PROCÉDÉS DE FORMATION DE REMPLISSAGE EPI AMÉLIORÉ SUR DES RÉGIONS ET DES STRUCTURES DE SOURCE/DRAIN LIMITÉES PAR UNE ISOLATION ÉTROITE FORMÉES DE LA SORTE
Dernières données bibliographiques dont dispose le Bureau international   

N° de publication :    WO/2008/121855    N° de la demande internationale :    PCT/US2008/058721
Date de publication : 09.10.2008 Date de dépôt international : 28.03.2008
CIB :
H01L 21/336 (2006.01), H01L 29/78 (2006.01)
Déposants : INTEL CORPORATION [US/US]; 2200 Mission College Boulevard, Santa Clara, California 95052 (US) (Tous Sauf US).
RANADE, Pushkar [IN/US]; (US) (US Seulement).
ZAWADZKI, Keith [US/US]; (US) (US Seulement).
AUTH, Christopher [US/US]; (US) (US Seulement)
Inventeurs : RANADE, Pushkar; (US).
ZAWADZKI, Keith; (US).
AUTH, Christopher; (US)
Mandataire : VINCENT, Lester J.; Blakely Sokoloff Taylor & Zafman, 1279 Oakmead Parkway, Sunnyvale, California 94085 (US)
Données relatives à la priorité :
11/694,458 30.03.2007 US
Titre (EN) METHODS OF FORMING IMPROVED EPI FILL ON NARROW ISOLATION BOUNDED SOURCE/DRAIN REGIONS AND STRUCTURES FORMED THEREBY
(FR) PROCÉDÉS DE FORMATION DE REMPLISSAGE EPI AMÉLIORÉ SUR DES RÉGIONS ET DES STRUCTURES DE SOURCE/DRAIN LIMITÉES PAR UNE ISOLATION ÉTROITE FORMÉES DE LA SORTE
Abrégé : front page image
(EN)Methods and associated structures of forming a microelectronic device are described. Those methods may include plasma etching a portion of a source/drain region of a transistor, and then selectively wet etching the source drain region along a (100) plane to form at least one (111) region in the recessed source/drain region.
(FR)L'invention concerne des procédés et des structures associées de formation d'un dispositif microélectronique. Ces procédés peuvent comprendre la gravure au plasma d'une partie d'une région de source/drain d'un transistor, puis la gravure humide sélective de la région de source/drain le long (100) d'un plan pour former au moins une (111) région dans la région de source/drain encastrée.
États désignés : AE, AG, AL, AM, AO, AT, AU, AZ, BA, BB, BG, BH, BR, BW, BY, BZ, CA, CH, CN, CO, CR, CU, CZ, DE, DK, DM, DO, DZ, EC, EE, EG, ES, FI, GB, GD, GE, GH, GM, GT, HN, HR, HU, ID, IL, IN, IS, JP, KE, KG, KM, KN, KP, KR, KZ, LA, LC, LK, LR, LS, LT, LU, LY, MA, MD, ME, MG, MK, MN, MW, MX, MY, MZ, NA, NG, NI, NO, NZ, OM, PG, PH, PL, PT, RO, RS, RU, SC, SD, SE, SG, SK, SL, SM, SV, SY, TJ, TM, TN, TR, TT, TZ, UA, UG, US, UZ, VC, VN, ZA, ZM, ZW.
Organisation régionale africaine de la propriété intellectuelle (ARIPO) (BW, GH, GM, KE, LS, MW, MZ, NA, SD, SL, SZ, TZ, UG, ZM, ZW)
Office eurasien des brevets (OEAB) (AM, AZ, BY, KG, KZ, MD, RU, TJ, TM)
Office européen des brevets (OEB) (AT, BE, BG, CH, CY, CZ, DE, DK, EE, ES, FI, FR, GB, GR, HR, HU, IE, IS, IT, LT, LU, LV, MC, MT, NL, NO, PL, PT, RO, SE, SI, SK, TR)
Organisation africaine de la propriété intellectuelle (OAPI) (BF, BJ, CF, CG, CI, CM, GA, GN, GQ, GW, ML, MR, NE, SN, TD, TG).
Langue de publication : anglais (EN)
Langue de dépôt : anglais (EN)