WIPO logo
Mobile | Deutsch | English | Español | 日本語 | 한국어 | Português | Русский | 中文 | العربية |
PATENTSCOPE

Recherche dans les collections de brevets nationales et internationales
World Intellectual Property Organization
Recherche
 
Options de navigation
 
Traduction
 
Options
 
Quoi de neuf
 
Connexion
 
Aide
 
Traduction automatique
1. (WO2008121500) PROCÉDÉ DE FABRICATION D'UN BOÎTIER DE CIRCUIT INTÉGRÉ ÉCONOMIQUE (IC)
Dernières données bibliographiques dont dispose le Bureau international   

N° de publication :    WO/2008/121500    N° de la demande internationale :    PCT/US2008/056460
Date de publication : 09.10.2008 Date de dépôt international : 11.03.2008
CIB :
H01L 21/68 (2006.01), H01L 21/60 (2006.01), H01L 23/31 (2006.01), H01L 21/56 (2006.01)
Déposants : MOTOROLA, INC. [US/US]; 8000 West Sunrise Boulevard, Plantation, FL 33322 (US) (Tous Sauf US).
SWIRBEL, Thomas, J. [US/US]; (US) (US Seulement)
Inventeurs : SWIRBEL, Thomas, J.; (US)
Mandataire : DOUTRE, Barbara, R.; 1303 East Algonquin Road, Schaumburg, Illinois 60196 (US)
Données relatives à la priorité :
11/694,744 30.03.2007 US
Titre (EN) METHOD FOR FABRICATING A LOW COST INTEGRATED CIRCUIT (IC) PACKAGE
(FR) PROCÉDÉ DE FABRICATION D'UN BOÎTIER DE CIRCUIT INTÉGRÉ ÉCONOMIQUE (IC)
Abrégé : front page image
(EN)A method for fabricating a low cost integrated circuit package (500) includes separating a processed silicon wafer into a plurality of individual die (501) and then positioning the die on a secondary substrate in a face down position for allowing an increased die I/O connection area. The die is covered with one or more epoxy materials (504) to form a group of embedded die packages. The group of embedded packages is removed from the secondary substrate and the topside of the group of embedded die packages is covered by a further epoxy (502). One or more pads on the die are then exposed and subsequently connected to an I/O connection (506) in a die I/O connection area. Each of the die are then separated forming singular embedded die packages (500) from the secondary substrate. The method provides a manufacturing process, to form a low cost, very high density integrated circuit package using a combination of both wafer scale packaging and wafer level packaging processes.
(FR)La présente invention concerne un procédé de fabrication de boîtier de circuit intégré économique (500) qui comprend la séparation d'une plaquette en silicium traitée en une pluralité de puces individuelles (501) puis le placement de la puce sur un second substrat, face vers le bas pour permettre l'agrandissement de la surface de connexion E/S de la puce. La puce est couverte d'un ou de plusieurs matériaux époxy (504) pour former un groupe de boîtiers de puces incorporées. Le groupe de boîtiers incorporés est retiré du substrat secondaire et le haut du groupe de boîtiers de puces incorporées est couvert d'un autre époxy (502). Un ou plusieurs tampons de la puce sont ensuite exposés puis connectés à une connexion E/S (506) dans une zone de connexion E/S de puce. Chacune des puces est ensuite séparée formant des boîtiers de puces incorporés distincts (500) du second substrat. Le procédé propose un procédé de fabrication pour former un paquet de circuit intégré économique à très haute densité utilisant une combinaison de création de boîtier de niveau plaquette et de procédés de création de boîtiers de niveau plaquette.
États désignés : AE, AG, AL, AM, AO, AT, AU, AZ, BA, BB, BG, BH, BR, BW, BY, BZ, CA, CH, CN, CO, CR, CU, CZ, DE, DK, DM, DO, DZ, EC, EE, EG, ES, FI, GB, GD, GE, GH, GM, GT, HN, HR, HU, ID, IL, IN, IS, JP, KE, KG, KM, KN, KP, KR, KZ, LA, LC, LK, LR, LS, LT, LU, LY, MA, MD, ME, MG, MK, MN, MW, MX, MY, MZ, NA, NG, NI, NO, NZ, OM, PG, PH, PL, PT, RO, RS, RU, SC, SD, SE, SG, SK, SL, SM, SV, SY, TJ, TM, TN, TR, TT, TZ, UA, UG, US, UZ, VC, VN, ZA, ZM, ZW.
Organisation régionale africaine de la propriété intellectuelle (ARIPO) (BW, GH, GM, KE, LS, MW, MZ, NA, SD, SL, SZ, TZ, UG, ZM, ZW)
Office eurasien des brevets (OEAB) (AM, AZ, BY, KG, KZ, MD, RU, TJ, TM)
Office européen des brevets (OEB) (AT, BE, BG, CH, CY, CZ, DE, DK, EE, ES, FI, FR, GB, GR, HR, HU, IE, IS, IT, LT, LU, LV, MC, MT, NL, NO, PL, PT, RO, SE, SI, SK, TR)
Organisation africaine de la propriété intellectuelle (OAPI) (BF, BJ, CF, CG, CI, CM, GA, GN, GQ, GW, ML, MR, NE, SN, TD, TG).
Langue de publication : anglais (EN)
Langue de dépôt : anglais (EN)